[실험 보고서] TTL NAND/NOR게이트의 정의와 동작

목차

1. 목적

2. 참고 사항

3. 참고 자료

본문내용

상태가 된다. 이 상태에서 출력 F는 논리 1이 된다.
(2) 입력 A와 B가 모두 논리 1인 고전압의 경우
입력 A와 립력 B가 모두 논리 1이면 아래 그림(b)와 같이 Q1의 베이스-이미터 사이가 역방향 바이어스가 되므로 컬렉터 전류는 R1저항과 Q1의 베이스-컬렉터를 통하여 Q2가 흐르게 되므로 Q2는 포화상태(즉, ON상태)가 되어 동작한다. Q2가 포화 상태가 되면 Q3의 베이스에는 저류가 흐르지 않아 Q3는 차단 상태가 되며, Q4는 베이스 전류가 흘러 베이스와 이미터 사이의 저항에 의해 전압 강하가 생겨 순방향 바이어스로 동작하게 된다. 따라서 Q4가 포화 상태가 되므로 출력은 논리 0이 된다.
위의 그림의 게이트 회로에서 저항값은 R1은 4kΩ, R2는 1.6kΩ, R3는 2kΩ, R4는 5kΩ 정도가 된다.
TTL 게이트에서는 입력의 수를 늘리려면 입력 트랜지스터의 이미터 수를 늘리면 된다.
(a) 입력에 저전압 공급
(b) 입력에 고전압 공급
[그림] 표준 TTL NAND 게이트 동작
3. 참고 자료
디지털 논리와 설계, 유황빈 (정익사) 600-607page
디지털 工學實驗, 구성모 외 5인 공저 (복두출판사) 149-152page

키워드

NAND,   NOR,   TTL 게이트,   정논리,   부논리