[아날로그 및 디지털회로 설계실습] (결과) 설계실습 05. 신호 발생기

소개글

[아날로그 및 디지털회로 설계실습] (결과) 설계실습 05. 신호 발생기에 대한 보고서 자료입니다.

목차

1. 설계실습 내용 및 결과
2. 결론

본문내용

게 소자값을 하나하나 바꿔보았는데, 금방 원하는 결과를 얻어낼 수 있었다. 약간의 운도 따라준 것 같다.
설계 실습 계획서에서 설계한 회로가 실제로 잘 구현되지 않은 것은 이상적이지 않은 각 소자들의 오차 누적과 잡음 신호 등으로 인한 주파수의 변화, 그리고 Op-Amp로부터 충분한 이득을 얻어내지 못해서 발진 회로로 동작하지 못했기 때문으로 보인다.
(3) 설계 실습이 잘되었다고 생각 하는가? 잘되었다면 그 근거는 무엇이면 잘 안되었다면 그 이유는 무엇인지 기술하시오.
이번 설계 실습은 참 잘되었다고 생각한다. 정답으로 예상하고 준비해 온 회로가 실제로 정상적인 동작을 하지 않을 때와 같이 대책을 세우기 어려운 경우는 거의 없는 것 같다. 그럼에도 불구하고, 이번 실험에서는 그 원인을 빠른 시간에 잘 찾아낼 수 있어서 자칫 어려워 질수도 있었던 실험을 아무런 어려움 없이 끝낼 수 있게 되었다. 결과도 만족스럽고, 전체적인 실습의 내용도 만족스러웠다.
(4) 무엇을 느꼈는가? 또 이 설계실습을 통하여 무엇을 배웠는가?
이번 실습을 통해서 Wien Bridge RC 발진기의 기본적인 작동 원리와 발진 동작, 그리고 발진 주파수 등을 알 수 있었다. 또한 Wien bridge 발진기의 왜곡된 출력을 다이오드를 이용한 자동 이득 조정 회로로 안정화 시켜주는 방법도 배울 수 있었다. 앞으로 kHz 대역에서 신호를 발생시키기 위한 회로로 안정된 Wien bridge 발진기를 사용할 수 있을 것이다. 무엇인가를 얻어낸 것 같아 참 뿌듯하고, 기분 좋은 실습이었다.
이번 실험도 늦은 시간까지 수고 많으셨습니다..

키워드

중앙대학교,   전자,   전기,   공학과,   Wien bridge 발진기,   설계실습,   3학년,   발진 주파수,   신호 발생기,   결과