목차
1. 설계실습 내용 및 결과
2. 결론
2. 결론
본문내용
따른 출력단 전압의 변화를 측정해야 하는데, 이를 잘못 알고 부하 저항에 걸리는 전압을 측정한 것이다. 그래서 (2)-④의 결과 파형에서도 확인해 볼 수 있듯이 마치 출력 전압이 저항이 증가함에 따라 줄어드는 것처럼 나오게 되었는데, 결과적으로 PWM-BUCK CONVERTOR의 제어 동작을 정확하게 확인하지 못하였다.
부하 변동에 따른 출력 전압의 변화가 발생하면 BUCK CONVERTOR가 출력 전압을 안정화 시켜주는 역할을 하므로 출력 전압에는 거의 없었을 것으로 생각된다.
(3) 전체적으로 설계실습이 잘되었는가? 잘되었다면 무슨 근거로 잘되었다고 생각하는가?
잘 안되었다면 그 이유는 무엇이라고 생각하는가?
부하저항에 따라 전압이 바뀌게 되더라도 결국은 안정적인 값으로 출력해주는 제어회로의 동작을 확인해보는 가장 중요한 실험에서 실수가 있어서 약간의 아쉬움이 남는다. 그렇지만 파형이나 회로의 동작으로 보았을 때, 실험의 75% 정도의 성공은 얻어냈다고 생각된다. 무엇보다도 계획서에서 준비한 대로 파형이 잘 나와 주었기 때문이다. 다만, 다음부터는 결과가 나왔다고 해서 방심하지 말고, 끝까지 신중해야겠다는 교훈을 얻었다.
(4) 설계실습 계획서는 잘 작성되었다고 생각하는가? 계획서에서 자신이 설계한 회로, 또는 방법이
틀렸다면 왜 틀렸다고 생각하는가? 무엇을 배우고 무엇을 느꼈는가?
설계실습 계획서는 큰 문제가 없었다. 다만, 실험 때마다 항상 느끼는 거지만 Pspice 상에서는 잘 동작되는 설계값일지라도 실제 실험에서는 잘 동작되지 않을 때가 꽤 있다는 것이다. (설계한 소자값이 없다던지, 아에 다른 소자로 해야된다던지 할 때도 종종 있다.) 이번 실험도 예외는 아니었다.
그리고 몇 번을 확인해도 분명히 맞는 회로인데도 결과가 한참동안 나오지 않다가 어느 때부터인가 제대로 동작하게 되는 희귀한(?) 현상이 일어났는데, 그 누구도 원인을 알지 못했다. 이번 실험에서는 옆 조에서 교수님께서 직접 회로를 브레드보드에 설계하셨는데, 소자를 깔끔하게 잘 정리해서 만드시는게 매우 인상적이었다. 이번 실험과 같이 조금 복잡한 회로에서는 문제가 생기면 그 원인을 찾는대서 대부분의 시간을 소비하는 것 같다. 하지만 교수님께서 하신 방법으로 회로를 설계하면 문제를 찾기도 훨씬 수월하고, 설계하기도 간편할 것으로 보인다. 다음부터는 깔끔하게 회로를 만들어봐야겠다.
교수님, 조교님 늦은 시간까지 수고 많으셨습니다.
부하 변동에 따른 출력 전압의 변화가 발생하면 BUCK CONVERTOR가 출력 전압을 안정화 시켜주는 역할을 하므로 출력 전압에는 거의 없었을 것으로 생각된다.
(3) 전체적으로 설계실습이 잘되었는가? 잘되었다면 무슨 근거로 잘되었다고 생각하는가?
잘 안되었다면 그 이유는 무엇이라고 생각하는가?
부하저항에 따라 전압이 바뀌게 되더라도 결국은 안정적인 값으로 출력해주는 제어회로의 동작을 확인해보는 가장 중요한 실험에서 실수가 있어서 약간의 아쉬움이 남는다. 그렇지만 파형이나 회로의 동작으로 보았을 때, 실험의 75% 정도의 성공은 얻어냈다고 생각된다. 무엇보다도 계획서에서 준비한 대로 파형이 잘 나와 주었기 때문이다. 다만, 다음부터는 결과가 나왔다고 해서 방심하지 말고, 끝까지 신중해야겠다는 교훈을 얻었다.
(4) 설계실습 계획서는 잘 작성되었다고 생각하는가? 계획서에서 자신이 설계한 회로, 또는 방법이
틀렸다면 왜 틀렸다고 생각하는가? 무엇을 배우고 무엇을 느꼈는가?
설계실습 계획서는 큰 문제가 없었다. 다만, 실험 때마다 항상 느끼는 거지만 Pspice 상에서는 잘 동작되는 설계값일지라도 실제 실험에서는 잘 동작되지 않을 때가 꽤 있다는 것이다. (설계한 소자값이 없다던지, 아에 다른 소자로 해야된다던지 할 때도 종종 있다.) 이번 실험도 예외는 아니었다.
그리고 몇 번을 확인해도 분명히 맞는 회로인데도 결과가 한참동안 나오지 않다가 어느 때부터인가 제대로 동작하게 되는 희귀한(?) 현상이 일어났는데, 그 누구도 원인을 알지 못했다. 이번 실험에서는 옆 조에서 교수님께서 직접 회로를 브레드보드에 설계하셨는데, 소자를 깔끔하게 잘 정리해서 만드시는게 매우 인상적이었다. 이번 실험과 같이 조금 복잡한 회로에서는 문제가 생기면 그 원인을 찾는대서 대부분의 시간을 소비하는 것 같다. 하지만 교수님께서 하신 방법으로 회로를 설계하면 문제를 찾기도 훨씬 수월하고, 설계하기도 간편할 것으로 보인다. 다음부터는 깔끔하게 회로를 만들어봐야겠다.
교수님, 조교님 늦은 시간까지 수고 많으셨습니다.
키워드
추천자료
- [논리회로] 반가산기(half adder)와 전가산기(full adder) 회로 설계 및 2 Digit Adder-Subtr...
- [전기회로실험] 전압분할 및 전류분할 회로 설계 결과보고서
- [재료실험실습] 콘크리트 배합설계
- [전자회로] Pspice 사용법 및 시뮬레이션 실습
- 설계보고서 - 1 digit 7진 UP/DOWN COUNTER 및 7-Seg, 표시회로 설계
- [기초회로이론 프로젝트 #2] Voltage summer 설계 : Op-amp를 이용한 inverting/non-invertin...
- [디지털 회로 설계] 4-Bit D Flip Flop 설계
- [실험레포드] 중앙대학교 RC회로의 시정수 측정회로 및 방법설계 결과보고서
- 전자전기컴퓨터설계실험 - 실험 장비 사용법 및 RLC회로 분석
- 기초전기회로실험 - 지정된 전압, 전류 및 저항조건을 만족하는 병렬회로를 설계
- [최신디지털공학실험] 제10판 실험11.가산기(Adder)와 크기비교기(Magnitude Comparator) 만...
- BJT 바이어스 회로 설계 - 실험 10. BJT의 이미터 바이어스 및 콜렉터 궤환 바이어스, 실험 1...
- [설계보고서] 05.전기기기 전원부의 정전압 및 정전류 회로 설계 (예비레포트) : 정전압 및 ...
- [설계보고서] 05.전기기기 전원부의 정전압 및 정전류 회로 설계 (결과레포트) : 정전압 및 ...
소개글