디지털 논리회로 설계 실습 가산기 예비 보고서
본 자료는 3페이지 의 미리보기를 제공합니다. 이미지를 클릭하여 주세요.
닫기
  • 1
  • 2
  • 3
  • 4
  • 5
  • 6
  • 7
  • 8
  • 9
  • 10
해당 자료는 3페이지 까지만 미리보기를 제공합니다.
3페이지 이후부터 다운로드 후 확인할 수 있습니다.

소개글

디지털 논리회로 설계 실습 가산기 예비 보고서에 대한 보고서 자료입니다.

목차

실험 7: 가산기

1. 목적:

2. 실험부품:

3. 검토:
반가산기(HA, Half-Adder)
전가산기(FA, Full-Adder)
4-비트 이진 가산기 7483 IC

4. 퀴즈:

5. 실험 방법:
반가산기
전가산기
2 비트 병렬 가산기
4-비트 이진 가산기 7483 IC

본문내용

그림 3 NAND 게이트로만 구성한 반가산기
전가산기(FA, Full-Adder)
2 개의 n 비트 2진수인 A(An-1An-22A1A0)와 B(Bn-1Bn-22B1B0)를 더하는 경우, 한 단의 수인 Ai와 Bi를 더하여 발생한 자리올림수 Ci+1은 다음 단에서 Ai+1 및 Bi+1과 함께 더해져야 한다. 즉, 디지털 회로를 사용하여 2진수를 더하기 위해서는 한번에 3 개의 자릿수를 더하는 회로가 필요한데, 이 회로를 전가산기라 한다. 전가산기는 Ai 및 Bi와 전단에서 넘어온 자리올림수 Ci(Carry-in)의 세 입력을 더하여 합 Si(Sum)와 자리올림수 Ci+1(Carry-out)을 발생한다. 전가산기를 위한 진리표는 표2와 같이 된다. 이를 간략화하면 다음과 같은 논리식으로 표현된다.
입력
출력
A
B
CI
S
CO
0
0
0
0
0
0
0
1
1
0
0
1
0
1
0
0
1
1
0
1
1
0
0
1
0
1
0
1
0
1
1
1
0
0
1
1
1
1
1
1
표 2 전가산기의 진리표
S = A'B'CI + A'BCI' + AB'CI' + ABCI
= A'(B'CI + BCI') + A(B'CI' + BCI)
= A'(BACI) + A(BCI)'
= A B CI
CO = A'BCI+AB'CI+ ABCI' + ABCI
= AB(CI +CI') + CI(A'B + AB')
= AB + CI(A B)
따라서 기본 게이트를 사용하여 S와 CO를 출력으로 하는 전가산기 회로를 구성하면 그
림 4와 같이 되고, 그 기능블럭도는 그림 5와 같이 나타낸다.
그림 4 전가산기의 논리회로도
그림 5 전가산기의 기능블럭도
한편, 전가산기는 2 개의 반가산기와 1 개의 OR 게이트로 구성할 수 있다. 그림 2의 반
가산기 기능블럭도를 사용하여 설계한 전가산기의 논리회로도는 그림 6과 같다.
예비보고서를 작성할 때, Max+Plus II를 사용하여 그림 6의 회로를 설계하고, 이 회로
에 대한 시뮬레이션 결과를 첨부하라.
그림 6 반가산기를 이용한 저가산기의 논리회로도
그림 6 시뮬레이션 결과
4-비트 이진 가산기 7483 IC
4-비트 2진 가산기인 7483 IC는 4 개의 전가산기가 연쇄연결된 형태로 구성된다. 이 가
산기는 최우측 가산기에 입력되는 캐리 입력 C0가 있으며 최좌측 가산기의 출력으로 캐리
출력 C4가 있어서, 여러 개의 7483 칩을 연쇄연결하여, 4 × n 비트의 이진 가산기로 확장
할 수 있다. 7483 IC를 그림 7에 나타내었다.
그림 7 4-비트 이진 가산기 7483 IC
예비보고서를 작성할 때, Max+Plus II를 사용하여 그림 7 회로를 구성하고, 이 회로에
대한 시뮬레이션을 하고, 회로도와 시뮬레이션 결과를 캡처하여 첨부하라. 참고적으로 다음
과 같은 절차를 밟아 설계하고, 시뮬레이션을 한다.
1. Max+Plus II 소프트웨어를 열고, 프로젝트명을 adder4로 명명한다.
2. 새로운 그래픽 편집기 파일을 열고, 그림 8과 같은 회로를 구성한다. 입력 버스(Bus)
인 A[3..0]와 B[3..0]는 각각 4개의 비트인 Bit3, Bit2, Bit1, Bit0를 나타내고, 출력버스인 S[4..0]는 5비트인 Bit4, Bit3, Bit2, Bit1, Bit0를 나타낸다.
3. 새로운 파형 편집기 파일을 열고, 그리드 크기를 200 ㎱로 설정한 다음, 그림 9와 같은 파형을 만든다. 버스라인을 마우스 오른쪽 버튼 누르기로 선택한 다음, Draw 툴바 중에서 그림 10과 같은 Count Over-ride 버튼을 마우스 왼쪽 버튼 누르기로 선택한다.
그림 8
그림 9
그림 10
4. Overwrite Count Value 박스가 나면, 파형 A에 대해서는 Starting Value를 0으로,
Count Type은 Binary로, Increment By는 5로 설정한 후, OK 버튼을 누른다. 파형
B에 대해서도 Starting Value를 9로, Increment By는 7로 설정한 후, OK 버튼을 누
른다.
5. 시뮬레이션을 수행하여 나타나는 결과 파형을 확인한다.
6. 다음 각 덧셈 문제를 2진수로 완성하라.
@100㎱ @300㎱ @500㎱ @700㎱ @900㎱
0000 0101 1010 1111 0100
+1001 +0000 +0111 +1110 +0101
7. 자신이 계산한 결과와 시뮬레이션한 파형이 일치하는지를 확인한다.
8. 파일을 저장하고, 그래픽 편집기와 파형 편집기를 종료시킨다.
그림 8 회로도
그림 8 시뮬레이션 결과
4. 퀴즈:
(1) 반가산기를 구현하기 위해서 필요한 게이트의 종류와 개수는 어떻게 되는가?
(2) NAND 게이트만을 이용하여 반가산기를 구현한다면, 필요한 게이트는 몇 개인가가?
(3) 전가산기를 구현하기 위해서 필요한 게이트의 종류와 개수는 어떻게 되는가?
5. 실험 방법:
반가산기
그림 11의 회로를 실험용 키트에서 결선하여 구성하라. 데이터 입력 스위치의 상태를 표3과 같이 변화시키면서 그에 따른 출력 상태를 측정하여 기록하라. 실험 결과와 시뮬레이션 결과가 일치하는지를 확인하라.
그림 11
전가산기
그림 12의 회로를 실험용 키트에서 결선하여 구성하라. 데이터 입력 스위치의 상태를 표4와 같이 변화시키면서 그에 따른 출력 상태를 측정하여 기록하라. 실험 결과와 시뮬레이션 결과가 일치하는지를 확인하라.
그림 12
2 비트 병렬 가산기
그림 13의 회로는 한 개의 반가산기와 한 개의 전가산기를 이용한 2 비트 병렬 가산기의
회로도이다. 그림 13의 회로를 실험용 키트에서 결선하여 구성하라. 데이터 입력 스위치의
상태를 표5와 같이 변화시키면서 그에 따른 출력 상태를 측정하여 기록하라. 실험 결과와
시뮬레이션 결과가 일치하는지를 확인하라.
그림 13
4-비트 이진 가산기 7483 IC
그림 14의 블록 다이아그램은 4-비트 이진 병렬 가산기인 TTL IC 7483을 나타낸다. 그림 14의 칩과 이에 대한 입출력선을 실험용 키트에서 결선하여 구성하라. 데이터 입력스위치의 상태를 표6와 같이 변화시키면서 그에 따른 출력 상태를 측정하여 기록하라. 실험결과와 시뮬레이션 결과가 일치하는지를 확인하라.
그림 14

키워드

  • 가격2,000
  • 페이지수10페이지
  • 등록일2010.05.03
  • 저작시기2010.4
  • 파일형식한글(hwp)
  • 자료번호#859627
본 자료는 최근 2주간 다운받은 회원이 없습니다.
다운로드 장바구니