[아날로그 및 디지털회로 설계실습] (결과) 설계실습 09. 래치와 플립플롭

소개글

[아날로그 및 디지털회로 설계실습] (결과) 설계실습 09. 래치와 플립플롭에 대한 보고서 자료입니다.

목차

1. 설계실습 내용 및 결과
2. 결론

본문내용

R, S 입력값과 클록의 입력으로 인한 출력의 변화를 확인할 수 있었다. 또한 설계한 Edge-trggered RS 플립플롭이 Clk 신호가 High로 변화할 때에만 입력값에 따른 출력을 뽑아주는 것으로 보아 Positive Edge-triggered 임을 확인해 볼 수가 있었다.
(2) 설계사양에 따라 설계실습계획서에서 설계한 회로가 실제 구현되었을 때에도 설계사양을 만족하는가? 그렇지 않았다면 그 이유를 분석하라.
이번 실험에서는 설계실습계획서에서 설계한 회로보다도 교과서에 나와 있는 회로도를 참고해서 실험하였다. 어찌되었든지 실제 회로에서도 설계사양을 만족하였다.
(3) 설계실습이 잘 되었다고 생각하는가? 잘 되었다면 그 근거는 무엇이며 잘 안되었다면 그 이유는 무엇인지 기술하라.
처음에 RS 래치를 설계할 때 약간의 어려움을 겪기는 했지만 예상했던 RS 래치의 동작과 Edge-triggered 플립플롭의 동작을 잘 얻어내었기 때문에 결과적으로 만족할 만한 실습이 되었다고 생각한다.
(4) 무엇을 느꼈는가? 이 설계실습을 통하여 무엇을 배웠는가?
이번 설계실습을 통해 기초논리회로 시간에 배웠던 래치와 플립플롭의 동작을 직접 확인해 볼 수 있었다. 래치의 경우 클록 신호가 허용되어 있는 동안은 연속적으로 입력 변화가 출력에 전달되는데 반해, 플립플롭은 오로지 클록 신호에 따라서만 그 출력이 바뀌는 것을 알았다. 또한 특별히 설계한 Edge-trgger RS 플립플롭은 Clk 신호가 0에서 1로 바뀌는 순간에 입력을 샘플링하는 Positive Edge-trggered RS 플립플롭임을 확인하였다.

키워드

중앙대학교,   전자,   전기,   공학과,   실험,   플립플롭,   3학년,   래치,   래치와 플립플롭,   결과