[아날로그 및 디지털회로 설계실습] 예비 10.4-bit Adder 회로설계

소개글

[아날로그 및 디지털회로 설계실습] 예비 10.4-bit Adder 회로설계에 대한 보고서 자료입니다.

목차

1. 목적

2. 준비물

3. 설계실습 계획서

4. 실험에 필요한 이론과 측정 예상 값

5. 결론

본문내용

들어 계산기를 만든다고 했을 때 계산에 필요한 회로를 제작하는데 있어 부울대수를 사용하면 동일한 성능에 최소한의 회를 제작할 수 있다. 최소한의 회로를 제작한다는 것은 그만큼 제작 단가가 내려간다는 의미가 된다. 만약 AND 게이트를 하나만 사용해도 될 것을 NAND를 사용하면 두개를 사용해야 한다. 그만큼 단가가 비싸지게 된다. 부울대수는 이처럼 회로를 최적화시켜 쉽고 경제적인 회로를 제작할 수 있게 해 준다.

< 부울대수의 기본법칙 >
① 교환법칙 : 두 입력이 순서가 바꿔도 결과값은 동일하다.

② 결합법칙 : 3개의 입력값이 존재할 때 연산의 순서가 어디든 바꿔도 결과값은 동일하다.
③ 분배법칙
④ 다중부정

⑤ 드모르강의 법칙
(2) 조합 논리회로
조합 논리 회로는 논리곱, 논리합, 논리 부정의 세 가지 기본 논리 회로를 조합하여 구성한 논리 회로로, 입력, 논리 게이트, 출력으로 구성되며, 입력된 정보에 대해서 새로운 출력 정보를 제공하는 기능을 갖는 회로이다. 컴퓨터 내부에서 가장 기본이 되는 연산은 덧셈이므로, 조합 논리 회로의 예로 가산기(adder)가 있다. 가산기의 종류에는 반가산기(half adder)와 전가산기(full adder)가 있다.
① 반가산기(half adder) : 반가산기는 2 진수 한 자리를 나타내는 두 개의 수를 입력하여 합(S)과 자리올림수(C)를 구해 주는 덧셈 회로다. 자리올림수 C는 입력 X와 Y가 모두 1인 경우에만 1이 되고, 합 S는 입력 X와 Y 중 어느 하나만 1이면 결과는 1이 된다.
② 전가산기(full adder) : 반가산기는 덧셈을 할 때 하위의 자리로부터 올라오는 자리올림수를 고려하지 않기 때문에 완전한 덧셈이 어렵다. 이러한 반가산기의 단점을 보완하여 만든 덧셈 회로가 전가산기이다. 전가산기는 두 개의 2 진수 X, Y와 자리올림수 C1을 포함하여 3비트를 더하는 조합 논리 회로다. 자리올림수 C는 입력 X, Y, C1 중 1이 두 개 이상인 경우에만 1이 되고, 합 S는 입력 X, Y, C1 중 1이 홀수 개이면 결과는 1이 된다.
5. 결론
복잡한 논리회로를 카르노 맵을 통하여 간단한 논리회로로 구현함으로써 효율적인 회로를 구성할 수 있음을 알 수가 있다. 두 개의 2 진수 X, Y와 자리올림수 C1을 포함하여 3비트를 더할 수 있는 전가산기를 실제로 설계해보고 동작을 확인해 봄으로써 조합 논리 회로를 이해할 수 있게 될 것이다.

키워드

아날로그 및 디지털회로 설계실습,   4-bit Adder 회로설계,   예비보고서,   조합논리회로의 설계 방법,   조합논리회로,   부울대수,   조합 논리회로,   4-bit Adder 회로설계 예비