전자회로실험II - 실험 4. 전자 오르간 예비보고서
본 자료는 4페이지 의 미리보기를 제공합니다. 이미지를 클릭하여 주세요.
닫기
  • 1
  • 2
  • 3
  • 4
  • 5
  • 6
  • 7
  • 8
  • 9
  • 10
  • 11
  • 12
  • 13
해당 자료는 4페이지 까지만 미리보기를 제공합니다.
4페이지 이후부터 다운로드 후 확인할 수 있습니다.

소개글

전자회로실험II - 실험 4. 전자 오르간 예비보고서에 대한 보고서 자료입니다.

목차

1. 목적

2. 이론

3. 예비 과제

4. PSpice 시뮬레이션

5. 설계

본문내용

폭기로 동작하면 이므로 , 를 적절히 조절해야 한다.
3. 예비 과제
(1) 구형파/삼각파 발진기의 동작원리를 이해한다. 주어진 회로의 발진주파수를 계산한다. Op-amp 출력단에서의 파형의 개략적인 형태를 예측해본다.
왼쪽의 Op-amp에서는 적분기로 동작하여 입력전압을 시간에 따라 적분하는 역할을 하고, 오른쪽의 Op-amp에서는 비교기의 역할로 왼쪽의 Op-amp에서 나온 신호와 2번 단자에 들어오는 신호를 비교하여 0V와 +15V의 전압으로 출력하는 역할을 한다고 할 수 있다. 따라서 적분기의 출력단인 U1에서는 삼각파의 전압출력이, 비교기의 출력단인 U2에서는 구형파의 전압출력이 발생할 것으로 예상되어 진다. 회로의 발진주파수를 계산해보면 다음과 같다.
(2) 아래에 주어진 2차 저대역 통과 필터의 주파수 응답, 대역폭을 구한다.
4. PSpice 시뮬레이션
(1) <그림 2.5>의 회로를 구성한다.
(2) R=10k으로 설정하고 Op amp 출력단의 전압 파형을 측정한다.
회로 구성
< 출력단의 전압 파형 >
- 시뮬레이션 결과 U1의 출력단 에서는 삼각파, U2의 출력단 에서는 구형파가 출력되는 것을 알 수 있다.
(3) 가변저항 R을 변화시키면서 두 번째 Op amp 출력단에서의 주파수를 측정한다.
회로 구성
< R = 4[kΩ]일 때 >
< R = 6kΩ]일 때 >
< R = 8[kΩ]일 때 >
< R = 10[kΩ]일 때 >
< R = 12[kΩ]일 때 >
< R = 20[kΩ]일 때 >
R저항()
4k
6k
8k
10k
12k
20k
발진주파수
(이론) [Hz]
1.3298k
886.525
664.894
531.915
443.262
379.939
발진주파수
(실제) [Hz]
1.1876k
826.241
631.194
512.636
424.628
258.732
- 시뮬레이션 결과 R저항 값의 크기를 증가시킬수록 발진주파수는 점점 작아지는 것을 알 수 있. 따라서 출력전압의 주파수를 조절하기 위해서는 R저항 값의 크기를 조절해야 한다고 할 수 있다.
(4) <그림 2.6>의 회로를 구성한다.
(5) 입력단에 정현파 주파수 1Hz~1MHz 로 변화시켜 가면서 출력전압을 측정하고, 이 결과로부터 통과대역 이득 및 차단주파수를 구하고, 보드선도를 그리시오
회로 구성
< 출력 전압 측정 >
< 통과대역 이득 측정 >
- 시뮬레이션 결과 출력전압은 주파수가 높아질수록 낮아지는 것을 알 수 있었고, 통과대역 이득은 그래프와 같이 주파수가 높아질수록 낮아지다가 일정한 값에서 멈추는 것을 알 수 있었고 차단주파수는 510.538Hz이다.
(6) R1, R2를 조정하여 차단주파수를 변화시켜본다.






R1, R2 저항()
5k
10k
12k
20k
40k
100k
차단주파수
(이론) [Hz]
2.2282k
1.1141k
928.404
577.042
278.521
111.408
차단주파수
(실제) [Hz]
2.0410k
1.0241k
836.932
510.538
255.060
101.777
- 시뮬레이션 결과 R1, R2 저항의 값을 높일수록 차단주파수의 이론 및 실제의 값이 점점 감소하는 것을 알 수 있다. 차단주파수가 낮아진다는 말은 대역폭이 줄어드는 것과 같은 의미를 갖기 때문에 특정주파수 대역의 출력전압을 얻기 위해서는 R1, R2의 저항값을 잘 조절하면 원하는 결과를 얻을 수 있을 것이다.
5. 설계
아래 회로를 참고하여 다음 규격을 만족하는 전자오르간을 설계한다.
주파수 : 440 Hz(기준 주파수:라), 시, 도, 레, 미, 파, 솔, 880 Hz(라)
출력 신호 : 1Vpp이상의 근사 정현파
출력 부하 : 8 스피커
주파수 정확도 : 오차 5%이내
제한사항 : 15V 단일 전원 사용
건반
이론 주파수(Hz)
A4(라)
440
B4(시)
493.9
C5(도)
523.3
D5(레)
587.3
E5(미)
659.3
F5(파)
698.5
G5(솔)
784
A5(라)
880
(1) 스위치(흰 건반)에 따라서 높이가 다른 음을 발생시키기 위하여 저항 R을 변화시킨다. 440~880Hz의 서로 다른 주파수 출력을 얻기 위하여 필요한 저항 값을 계산한다. 건반 음계의 주파수는 다음과 같다.
- 발진주파수는 구형파 및 삼각파 발생기의 회로 구성에 영향을 받기 때문에 슈미트 비교기와 적분기의 R, C값을 조절해야 한다. 발진주파수 의 공식을 설계 회로에 적용하면 이 된다. 따라서 원하는 발진주파수를 에 대입하여 R값을 계산하여 설계하면 원하는 발진주파수를 출력하는 회로를 설계할 수 있다.
건반
이론 주파수(Hz)
저항 R값 설계
A4(라)
440
B4(시)
493.9
C5(도)
523.3
D5(레)
587.3
E5(미)
659.3
F5(파)
698.5
G5(솔)
784
A5(라)
880
(2) cut-off 주파수를 1kHz로 하기 위한 2차 저역통과필터의 저항과 커패시턴스를 계산한다.
- 위의 회로도에서 를 구하면 이므로 cut-off 주파수를 1kHz로 하기 위해서는 저항을 20에서 5배 크게하여 100로 변화시키거나, 커패시턴스를 10nF에서 5배 크게한 50nF 으로 변화시키면 cut-off 주파수를 1kHz로 할 수 있다.
(3) 건반을 스위치로 구현할 때, 적절한 스위치 구성을 고안한다.
(4) 출력단의 직류 바이어스가 전원전압의 절반(Vcc/2)이 되도록 R6, R7, R9를 조정한다.
(5) 출력단의 전압 크기가 주어진 규격 이상이 되도록 R5를 조정한다.
(6) 전체 전자 오르간 회로를 구성하여, Pspice로 검증한다.
설계 회로 구성







  • 가격2,000
  • 페이지수13페이지
  • 등록일2017.04.02
  • 저작시기2014.9
  • 파일형식한글(hwp)
  • 자료번호#1022893
본 자료는 최근 2주간 다운받은 회원이 없습니다.
청소해
다운로드 장바구니