디지털실험 - 실험 12. 쉬프트 레지스터 예비

소개글

디지털실험 - 실험 12. 쉬프트 레지스터 예비에 대한 보고서 자료입니다.

본문내용

라 어떻게 출력되는지 확인 하는 시뮬레이션이다. 클럭이 진행됨에 따라 0이 순차적으로 출력되는 것을 확인 할 수 있고, 입력해준 1011의 값의 반대방향인 1101이 출력된다.
DATA
CLK
A
B
C
D
1
↑
1
1
1
1
0
↑
0
1
1
1
1
↑
1
0
1
1
1
↑
1
1
0
1
이번 시뮬레이션에 대한 이해를 돕고자 PRESET과 S1의 입력을 달리하여 시뮬레이션을 실행해보았다.
PRESET에 변화를 주지 않고 1을 입력시켜주고 입력 S1에 클럭 순서대로 1011을 넣어줬을 때 4번째 CLK가 상승 할 때는 1101 이라는 결과값이 출력된다. PRESET의 값에 따라 순차적으로 발생하는 출력값이 달라졌지만 결과적으로 마지막 데이터에서는 같은 값이 출력되었다.
DATA
CLK
A
B
C
D
1
↑
1
0
0
0
0
↑
0
1
0
0
1
↑
0
0
1
0
1
↑
1
1
0
1
4. 시뮬레이션 및 고찰<실험 1>
<실험 2>회로 구성 및 입·출력 값.
고찰
이번 시뮬레이션은 <실험1>의 회로를 수정하여 ring counter를 구성한 시뮬레이션이다. ring counter에서 1자리는 1상태이고, 나머지 모든 자리는 0 상태로 되고 트리거에 따라 1 상태는 다음 플립플롭으로 옮겨진다. ring counter는 계단식 스위치와 유사한데, 이는 처음 1이 다음 클럭으로 계속해서 옮겨지므로 4가지의 상태를 카운터할 수 있다. 아래의 진리표는 5번째 클럭까지만 나타낸 것인데 시뮬레이션 결과를 계속해서 살펴보면 순차적으로 작동된다는 것을 알 수 있다.
CLK
A
B
C
D
1
0
0
0
0
2
1
0
0
0
3
0
1
0
0
4
0
0
1
0
5
0
0
0
1
<실험 3>회로 구성 및 입·출력 값.
고찰
이번 시뮬레이션은 7476소자를 이용하여 회로를 구성해 직렬입력-직렬출력 레지스터를 확인하는 시뮬레이션이다. 처음에 CLR로 RESET을 시켜주고 ABCD에 1011을 인가했다. 인가한 결과, 상승 클럭에서 결과값이 출력되었다. 이는 위에서 직렬입력-병렬출력에 대해 그림으로 설명되어있는 이론을 참고하면 이해가된다. 직렬입력-병렬출력에서 입력데이터의 출력값은 계속해서 다음 클럭으로 진행되면서 출력되는 것을 알 수 있다. 이번 실험 결과값도 입력값이 상승 클럭에서 출력되어 입력값보다 밀린 현상을 볼 수 있다.
DATA
CLK
S0
1011
-
0
1011
↑
1
<실험 4>회로 구성 및 입·출력 값.
고찰
이번 시뮬레이션은 입력 클럭값을 기입하니 주기적인 파형이 출력되었다. 클럭값이 상승하는 부분에서 출력값들이 나타났다. A, B, C, D가 순차적으로 출력값이 나타났으며, A, B, C, D 모두 10100의 주기를 보이는 파형이 출력되었다. 이러한 A, B, C, D가 시간차를 두고 출력되어 단계적으로 내려가는 파형이 출력되었다.
이번 시뮬레이션은 직렬입력 병렬입력 실험으로 예상되어지며, 값들을 자세히보면 A값이 나타나면 B값이, B가 나타난 후에 C값, 이와 같이 앞선 값들이 출력이 되어야 다음의 값들이 출력될 수 있다는 것을 알 수 있다.
<실험 5>회로 구성 및 입·출력 값.
고찰
이번 시뮬레이션은 위와 같은 회로를 구성하여 QA~QH까지의 값을 측정하는 시뮬레이션이다. 교재에는 B의 값이 주어지지 않아 1로 주었다. 처음 A값이 1로 주어지고 CLR과 B의 값이 계속해서 1로 이어질 경우에만 QA~QH까지의 값이 출력된다는 것을 알 수 있는 시뮬레이션이다. 두 번째 출력 그래프는 처음 A의 값이 없는 시뮬레이션 결과 그래프이다. 세 번째 출력 그래프와 같이 A의 값이 1로 주어지고, CLR과 B의 값이 1로 유지되어야 차례대로 값들이 출력되는 시뮬레이션이다.
CLK (↑)
QA
QB
QC
QD
QE
QF
QG
QH
1
1
2
1
3
1
4
1
5
1
6
1
7
1
8
1
9
회로 구성 및 입·출력 값.
고찰
이번 시뮬레이션은 회로를 구성하고 단일 펄스를 순차적으로 인가하여 파형을 출력하는 시뮬레이션이다. S1의 입력이 없을 때는 출력이 없고, 입력 값이 주어짐에 따라 상승 클락에서 결과가 출력되고 나머지도 순차적으로 파형이 출력된다는 것을 알 수 있다.
SI
CLK
A
B
C
D
0
↑
0
0
0
0
0
↑
0
0
0
0
0
↑
0
0
0
0
0
↑
0
0
0
0
1
↑
1
0
0
0
1
↑
0
1
0
0
1
↑
0
0
1
0
1
↑
0
0
0
1
<실험 6>
회로 구성 및 입·출력 값.
고찰
이번 시뮬레이션은 JK플립플롭 4비트 우 쉬프트 레지스터에 관한 시뮬레이션이다. 교재의 이론 부분에 나와 있는 입력값을 넣어보았다. 입력 X에 1011을 인가하면 그대로 1011이 출력되는 것을 확인 할 수 있었다.
두 번째 결과 그래프는 1010을 인가한 결과이다. 1010을 인가하면 네 번째 상승 클럭에서 1010이 출력되었고, 세 번째 그래프는 1111을 인가한 것이다. 이것도 역시 네 번째 상승클럭에서 1111이 출력되었다.
위의 결과를 토대로 앞에 이론 부분에 나와 있는 부분과 일치한다는 것을 확인 할 수 있었다. 우 쉬프트 레지스터는 플립플롭에 기억된 정보를 클럭펄스에 의해 오른쪽으로 이동시키는 레지스터이다. 따라서 1011이나 1010, 1111을 입력시키면 기억해둔 정보를 출력시키는 것이다.
- 첫 번째 시뮬레이션 결과 그래프에 대한 진리표
CLK
CLK
A
B
C
D
1
↑
0
0
0
1
2
↑
0
0
1
0
3
↑
0
1
0
1
4
↑
1
0
1
1
5
↑
0
1
1
0
6
↑
1
1
0
0
7
↑
1
0
0
0
8
↑
0
0
0
0
- 두 번째 시뮬레이션 결과 그래프에 대한 진리표
CLK
CLK
A
B
C
D
1
↑
0
0
0
1
2
↑
0
0
1
0
3
↑
0
1
0
0
4
↑
1
0
1
0
5
↑
0
1
0
0
6
↑
0
0
1
0
7
↑
0
0
0
1
8
↑
0
0
0
0
- 세 번째 시뮬레이션 결과 그래프에 대한 진리표
CLK
CLK
A
B
C
D
1
↑
0
0
0
1
2
↑
0
0
1
1
3
↑
0
1
1
1
4
↑
1
1
1
1
5
↑
1
1
1
0
6
↑
1
1
0
0
7
↑
1
0
0
0
8
↑
0
0
0
0
<실험 7>

키워드

디지털실험,   전기공학,   전자공학