전기회로 실험 및 설계 실험(2) 7주차 예비보고서

소개글

전기회로 실험 및 설계 실험(2) 7주차 예비보고서에 대한 보고서 자료입니다.

목차

1. 실험목적
2. 실험과정 및 예상되는 결과

본문내용

다.(VCC는 15V로 설정한다.)
④ oscilloscope의 CH1에는 를 CH2에는 를 연결하고 을 2mV씩 증가시키면서 전압이득(op-amp의 Gain)을 그래프를 통해 확인, 기록한다.
⑤ 이번에는 진폭은 10mV로 고정하고, 주파수를 100Hz부터 10kHz까지 적당한 간격으로 증가시키면서, oscilloscope를 이용해, 출력전압 을 측정하고 전압이득을 계산한다.
⑥ Bread Board에 저항과 op-amp를 다음과 연결한다.
⑦ 함수발생기를 이용해, 입력전압() Sin파형을 선택하고, 진폭()을 100mV부터 출력전압에 distortion이 일어날 때까지 적절한 간격으로 증가시키면서 oscilloscope를 이용해 출력 전압 을 측정하고, 전압이득을 계산한다.
Op-Amp에서 처리 가능한 신호의 크기는 공급전압에 의해 제한을 받는다. 따라서 무조건 입력 신호의 진폭 공급 전압이어야 한다. 이상적인 Op-Amp이 아니라 실험 시 작용하는 다른 요소들을 고려해 보았을 때에, 수 V의 여유를 더 주어야 한다고 생각했다. 그림은 실험시 사용할 Op-Amp는 741 IC칩의 datasheet이다. 과도한 입력전압을 가해줄 시 칩이 타버리는 경우가 있으니 조심하여야하고, 칩에는 고정된 전압을 가해 주어야 하기 때문에 함수발생기가 아닌 DC power supply를 사용하였다. 와 가 같다는 것이 중요하다. 즉, 양전압과 음전압의 전압이 같고 양전압의 극과 음전압의 +극의 ground를 갖게 해준다. 따라서 신호의 ground와 전원의 ground가 같기 때문에 가상 접지를 생각하지 않아도 된다.

키워드

전기회로,   전기회로실험,   홍익대,   전기회로실험보고서,   전자전기공학부,   전기회로 실험 및 설계 실험(2)