9장 VHDL 설계 툴 사용법 예비
본 자료는 5페이지 의 미리보기를 제공합니다. 이미지를 클릭하여 주세요.
닫기
  • 1
  • 2
  • 3
  • 4
  • 5
  • 6
  • 7
  • 8
  • 9
  • 10
  • 11
  • 12
  • 13
  • 14
  • 15
  • 16
해당 자료는 5페이지 까지만 미리보기를 제공합니다.
5페이지 이후부터 다운로드 후 확인할 수 있습니다.

소개글

9장 VHDL 설계 툴 사용법 예비에 대한 보고서 자료입니다.

목차

1. 목적
2. 이론
3. 예비보고

본문내용

가. Xilinx VHDL 프로그램에 대하여 조사하고 설명하라. ☞ VHDL(VHSIC Hardware Description Language)은 디지털 회로 및 혼합 신호(mixed-signal, 아날로그 신호 포함)를 표현하는 하드웨어 기술 언어이다. FPGA나 집적회로 등의 전자공학 회로를 처리하는 설계 자동화에 사용한다.
주로 디지털 회로 설계에 사용된다. 기존의 심볼에 의한 회로도 작성 대신 언어적 형태로 전자회로의 기능을 표현한다. 아날로그 신호(mixed-signal)는 VHDL-AMS(VHDL Analog and Mixed-Signal Extensions)로 표현하나, 실제 활용면에서 디지털회로에 많이 적용되어 사용한다.

키워드

  • 가격1,500
  • 페이지수16페이지
  • 등록일2021.01.07
  • 저작시기2014.5
  • 파일형식아크로뱃 뷰어(pdf)
  • 자료번호#1143203
본 자료는 최근 2주간 다운받은 회원이 없습니다.
다운로드 장바구니