VHDL 실습 (D-FF, JK-FF, 8-bit counter) 예비
본 자료는 1페이지 의 미리보기를 제공합니다. 이미지를 클릭하여 주세요.
닫기
  • 1
  • 2
  • 3
  • 4
  • 5
해당 자료는 1페이지 까지만 미리보기를 제공합니다.
1페이지 이후부터 다운로드 후 확인할 수 있습니다.

소개글

VHDL 실습 (D-FF, JK-FF, 8-bit counter) 예비에 대한 보고서 자료입니다.

목차

가. D 플립플롭
나. JK 플립플롭
다. 8bit-Counter

본문내용

D 플립플롭을 나타내는 회로로서 앞 절의 클럭 동기 RS 플립플롭과 유사한 구조를 가지고 있다. 차이점으로는 두 개의 입력 R과 S가 하나의 입력 D로 바뀐 것으로 입력 D가 클럭 동기 RS 플립플롭의 입력에 S에 그대로 연결되고 입력 R에는 입력 D가 NOT 게이트를 거쳐 연결되는 것 이다. 이렇게 구성된 회로의 동작은 다음과 같다.

키워드

  • 가격1,500
  • 페이지수5페이지
  • 등록일2021.01.07
  • 저작시기2014.5
  • 파일형식아크로뱃 뷰어(pdf)
  • 자료번호#1143205
본 자료는 최근 2주간 다운받은 회원이 없습니다.
다운로드 장바구니