목차
실험
고찰
고찰
본문내용
감산기 회로이다. 회로를 구성하여 진리표를 작성하라.
<그림 6.6>
:0: 4.372 mV
D:0: 1.280 mV
:1: 5.0225 V
D:1: 5.0237 V
:1: 5.0220 V
D:1: 5.0199 V
:1: 5.0211 V
D:0: 1.110 mV
:0: 4.670 mV
D:1: 5.0065 V
:0: 1.319 mV
D:0: 4.793 mV
:0: 1.357 mV
D:0: 4.484 mV
:1: 5.0158 V
D:1: 5.0144 V
X
Y
D
0
0
0
0
0
0
0
1
1
1
0
1
0
1
1
0
1
1
1
0
1
0
0
0
1
1
0
1
0
0
1
1
0
0
0
1
1
1
1
1
<그림 6.7>
(5) 2 bit 병렬 2진가산기를 구성하여 실험하고 진리표를 작성하라.
C
0
0
0
1
0
1
0
0
1
1
1
1
0
1
1
0
1
0
1
1
0
1
0
1
1
1
0
1
1
1
1
1
0
1
1
⇒ 조교님께서 실험을 하지 말라고 하셨습니다.
고찰
이번 실험은 반가산기와 전가산기의 원리를 이해하고, 가산기를 이용한 논리회로 구성을 하는 실험이었습니다. 이번 실험은 4주차 실험인 ‘논리 게이트 및 부울 함수의 구현’을 참고해야 할 부분이 많은 실험이었는데, 특히 실험의 회로에서 XOR 게이트, AND 게이트, OR 게이트, NOT 게이트를 사용할 때 4주차 실험에서 사용한 데이터시트와 진리표를 다시 확인해야했습니다.
첫 번째 실험을 했을 때는 반가산기와 완전히 동일한 회로를 실험을 했기 때문에 실험 이론에 있는 진리표를 참고하며 실험을 했기 때문에 결과 값을 예상하기 더 쉬웠습니다.
두 번째 실험도 전가산기와 동일한 회로였습니다. 실험 책에는 전가산기의 회로가 반가산기의 회로 대신 소자의 기호로 나와 있었기 때문에 처음에는 저희가 구성한 회로가 전가산기의 회로인지 몰랐습니다. 그런데 실험을 마치고 진리표를 보니 전가산기의 진리표와 일치했고 나중에 책에 있는 전가산기의 회로에서 반가산기의 기호를 반가산기 회로로 바꾸어 비교해보니 동일한 회로였습니다.
세 번째 실험은 실험 이론에는 나오지 않았던 반감산기 회로를 구성하고 진리표를 작성하였습니다. 반감산기의 회로는 반가산기의 회로와 비슷했는데 다른 점은 AND 게이트와 XOR 게이트의 위치가 바뀌고, 위에 위치한 게이트 즉 반가산기에서는 XOR 게이트, 반감산기에서는 AND 게이트의 첫 번째 입력부분에 NOT 게이트가 생겼다는 것이었습니다.
네 번째 실험은 전감산기 회로를 구성하고 진리표를 작성하는 실험이었습니다. 전감산기의 회로도 전가산기의 회로와 매우 비슷했는데 이 둘의 차이점은 전감산기에서는 AND 게이트의 첫 번째 입력부분에 NOT 게이트가 추가되었다는 것이었습니다.
이번 실험은 4 째주 실험과 실험방법에 비슷한 부분이 많았기 때문에 회로를 구성할 때 몰라서 못하겠는 실험은 없었습니다. 하지만 전가산기와 전감산기의 회로가 너무 복잡해서 그 회로를 구성하면서 연결을 잘못하는 실수로 인해 결과 값이 잘못 나오기도 하였습니다. 이번 실험도 4 째주 실험과 마찬가지로 5V의 전압을 주고 실험을 하였기 때문에 약 2V의 값이 나오는 등 이상한 값이 나오는 것을 확인하면, 회로를 구성할 때 헷갈려서 잘못 구성했을 가능성이 가장 높을 것이라는 생각을 해서 회로를 알맞게 고쳐서 실험을 계속 진행하여서 잘못된 실험결과가 나오지 않도록 하였습니다. 4번째 실험과 마찬가지로, 완전한 5V와 0V가 출력되지 않는 오차가 발생한 이유는 전원공급기에 5V를 입력할 때 그 정확한 값은 5V가 아니었을 것이고 (함수발생기가 더 정확한 값을 보여주는 것 같습니다.), 각 게이트 자체의 저항 또한 영향을 미쳤을 것입니다.
<그림 6.6>
:0: 4.372 mV
D:0: 1.280 mV
:1: 5.0225 V
D:1: 5.0237 V
:1: 5.0220 V
D:1: 5.0199 V
:1: 5.0211 V
D:0: 1.110 mV
:0: 4.670 mV
D:1: 5.0065 V
:0: 1.319 mV
D:0: 4.793 mV
:0: 1.357 mV
D:0: 4.484 mV
:1: 5.0158 V
D:1: 5.0144 V
X
Y
D
0
0
0
0
0
0
0
1
1
1
0
1
0
1
1
0
1
1
1
0
1
0
0
0
1
1
0
1
0
0
1
1
0
0
0
1
1
1
1
1
<그림 6.7>
(5) 2 bit 병렬 2진가산기를 구성하여 실험하고 진리표를 작성하라.
C
0
0
0
1
0
1
0
0
1
1
1
1
0
1
1
0
1
0
1
1
0
1
0
1
1
1
0
1
1
1
1
1
0
1
1
⇒ 조교님께서 실험을 하지 말라고 하셨습니다.
고찰
이번 실험은 반가산기와 전가산기의 원리를 이해하고, 가산기를 이용한 논리회로 구성을 하는 실험이었습니다. 이번 실험은 4주차 실험인 ‘논리 게이트 및 부울 함수의 구현’을 참고해야 할 부분이 많은 실험이었는데, 특히 실험의 회로에서 XOR 게이트, AND 게이트, OR 게이트, NOT 게이트를 사용할 때 4주차 실험에서 사용한 데이터시트와 진리표를 다시 확인해야했습니다.
첫 번째 실험을 했을 때는 반가산기와 완전히 동일한 회로를 실험을 했기 때문에 실험 이론에 있는 진리표를 참고하며 실험을 했기 때문에 결과 값을 예상하기 더 쉬웠습니다.
두 번째 실험도 전가산기와 동일한 회로였습니다. 실험 책에는 전가산기의 회로가 반가산기의 회로 대신 소자의 기호로 나와 있었기 때문에 처음에는 저희가 구성한 회로가 전가산기의 회로인지 몰랐습니다. 그런데 실험을 마치고 진리표를 보니 전가산기의 진리표와 일치했고 나중에 책에 있는 전가산기의 회로에서 반가산기의 기호를 반가산기 회로로 바꾸어 비교해보니 동일한 회로였습니다.
세 번째 실험은 실험 이론에는 나오지 않았던 반감산기 회로를 구성하고 진리표를 작성하였습니다. 반감산기의 회로는 반가산기의 회로와 비슷했는데 다른 점은 AND 게이트와 XOR 게이트의 위치가 바뀌고, 위에 위치한 게이트 즉 반가산기에서는 XOR 게이트, 반감산기에서는 AND 게이트의 첫 번째 입력부분에 NOT 게이트가 생겼다는 것이었습니다.
네 번째 실험은 전감산기 회로를 구성하고 진리표를 작성하는 실험이었습니다. 전감산기의 회로도 전가산기의 회로와 매우 비슷했는데 이 둘의 차이점은 전감산기에서는 AND 게이트의 첫 번째 입력부분에 NOT 게이트가 추가되었다는 것이었습니다.
이번 실험은 4 째주 실험과 실험방법에 비슷한 부분이 많았기 때문에 회로를 구성할 때 몰라서 못하겠는 실험은 없었습니다. 하지만 전가산기와 전감산기의 회로가 너무 복잡해서 그 회로를 구성하면서 연결을 잘못하는 실수로 인해 결과 값이 잘못 나오기도 하였습니다. 이번 실험도 4 째주 실험과 마찬가지로 5V의 전압을 주고 실험을 하였기 때문에 약 2V의 값이 나오는 등 이상한 값이 나오는 것을 확인하면, 회로를 구성할 때 헷갈려서 잘못 구성했을 가능성이 가장 높을 것이라는 생각을 해서 회로를 알맞게 고쳐서 실험을 계속 진행하여서 잘못된 실험결과가 나오지 않도록 하였습니다. 4번째 실험과 마찬가지로, 완전한 5V와 0V가 출력되지 않는 오차가 발생한 이유는 전원공급기에 5V를 입력할 때 그 정확한 값은 5V가 아니었을 것이고 (함수발생기가 더 정확한 값을 보여주는 것 같습니다.), 각 게이트 자체의 저항 또한 영향을 미쳤을 것입니다.
소개글