2주차-실험13 예비 - CMOS-TTL interface

소개글

2주차-실험13 예비 - CMOS-TTL interface에 대한 보고서 자료입니다.

목차

실험목적
실험준비물
예비과제
실험

본문내용

출력을 살펴보고, 또한 +5[V]로 연결하여 살펴보아라.
10[V] 인가시
A
B
C
0
0
10
0
10
0
10
0
0
10
10
0
5[V] 인가시
A
B
C
0
0
5
0
5
0
5
0
0
5
5
0
(2) <그림 13.5>의 회로를 구성하고, 실험 1과 같이 전압을 인가하여 각각의 진리표를 작성하라.
10[V] 인가시
A
B
C
0
0
10
0
10
10
10
0
10
10
10
0
5[V] 인가시
A
B
C
0
0
5
0
5
5
5
0
5
5
5
0
(3) <그림 13.6>의 회로를 구성하여 VDD(핀 14)에 +5[V]를 연결하고, VSS(핀 7)은 접지 시킨 후 전압 Vout을 측정하라. (R=1[kΩ], 2.2[kΩ], 4.7[kΩ], 10[kΩ], 470[kΩ])
R
∞ (∞대신 500MΩ)
1[㏀]
2.2[㏀]
[V]
0.002995
2.696
3.572
R
4.7[㏀]
10[㏀]
47[㏀]
[V]
4.174
4.529
4.816
(4) <그림 13.7>의 회로를 구성하여 VDD에 +5[V]를 연결하고 VSS는 접지 시킨후 핀 3의 전압 Vout을 측정하라. (R=1[kΩ], 2.2[kΩ], 4.7[kΩ], 10[kΩ], 470[kΩ])
R
∞ (∞대신 500MΩ)
1[㏀]
2.2[㏀]
30.91[V]
24.64[mV]
31.48[mV]
R
4.7[㏀]
10[㏀]
47[㏀]
[V]
35.90[mV]
38.42[mV]
40.39[mV]
(5) CMOS가 TTL의 +5[V]보다 큰 +VDD에서 동작할 때 높은 전압정격을 갖는 open collector 형 TTL을 사용할 수 있다. <그림 13.8>의 회로를 구성하고, 4001의 핀 1과 핀 3의 파형을 관찰하여 구형파가 나오면 그 파형의 전압레벨을 측정하라.
인 가 전 압
구형파의 전압레벨
4001 핀
+5
+5.0
핀 1
핀 3
+15
+5.0
+15
+15
(6) CMOS에 TTL을 직접 연결한다는 것은 CMOS의 구동능력이 한정되어 있으므로 매우 힘들다. 4050은 CMOS가 2개의 TTL을 구동시킬 수 있도록 설계한 buffer로서 +5[V]의 전원 공급만으로 동작시킬 수 있다. <그림 13.9>의 회로를 구성하고, 다음의 지점에서 파형을 관찰하여 파형을 도시하라.
(1) 4001 핀 1
(2) 4001 핀 3
(3) 4050 핀 2
(4) 7406 핀 4
※ 실험 (5), (6) 번은 시뮬레이션을 돌리지 못하였습니다. 죄송합니다.

키워드

기초회로실험,   보고서,   예비,   결과