9주차-설계2 예비 - BJT 버퍼 증폭기 설계

소개글

9주차-설계2 예비 - BJT 버퍼 증폭기 설계에 대한 보고서 자료입니다.

목차

1. 실험 목적
2. 설계
3. 이론
4. 실험 기기 및 부품
5. 예비 실험

본문내용

소신호 이득을 구하는 공식이
인데, 여기서 값이 증가한 것이기 때문에 소신호 이득이 감소하는 것입니다.
가 100kΩ일 때 0Ω일 때보다 고주파 -3dB 주파수가 감소한 이유는
공식 =, =, = 에서 값이 증가하면 값도 증가하기 때문에 가 감소하게 되는 것입니다.
2) <그림1> 회로의 입력 신호와 CE 증폭기 사이에 들어갈 buffer를 CC 증폭기로 설계하시오. RB는 CC buffer 증폭기의 입력 저항에 영향을 주지 않기 위해서 RS보다 훨씬 큰 값을 이용하여야 한다. 에미터 전류원은 BJT 전류 거울(current mirror)를 이용한다. =1MΩ, Gain =0.9, =100Ω 만족하는지 확인하시오.
=> , 소신호이득 인 것을 확인하였습니다.
=> 와 의 측정값이 =2.9630uA, =268.853uA가 나왔습니다.
=> ,
입니다.
=>,
이므로, 주어진 조건인 의 조건을 만족합니다.
3) <그림 6> 회로와 같이 2)에서 구성한 CC buffer 증폭기를 subcircuit으로 구성하여 100k 소스 저항을 가진 입력 신호와 CE 증폭기 사이에 위치시킨다. 이 회로에서 소신호 전압이득을 구하고, 1)에서의 소신호 전압 이득과 비교하시오.
=> 로 측정 되었습니다. 따라서 전압 이득은 2.5688가 나왔습니다.
=> 1)의 0일 때의 소신호 이득은 약 2.0496가 나왔었고, 100일 때의 소신호 이득은 약 0.9664가 나왔습니다.
이 값들은 CC버퍼 증폭기의 전압이득인 2.5688보다 작은 값들로, CC버퍼 증폭기가 작동하여 소신호 이득이 증가하는 것을 확인할 수 있습니다.

키워드

전자회로실험,   보고서,   예비,   결과