목차
1. 불대수와 논리회로
2. 논리게이트
3. 조합 논리 회로
4. 덧셈과 뺄셈 회로
5. 해독기와 부호기
6. 멀티플렉서와 디멀티플렉서
2. 논리게이트
3. 조합 논리 회로
4. 덧셈과 뺄셈 회로
5. 해독기와 부호기
6. 멀티플렉서와 디멀티플렉서
본문내용
'
=
A'(B'C+BC')+A(BC+B'C')
=
A'(B XOR C)+ A(B ⊙ C)
=
A'(B XOR C)+ A[(B ⊙ C)]
=
A XOR (B XOR C)
=
A XOR B XOR C
Y =
AB+A'BC+AB'C
=
AB+C(A'B+AB')
=
AB+C(A XOR B)
전가산기 회로도
반가산기를 사용한 전가산기
(3) 반감산기
한 자리인 2진수를 뺄셈하여 차의 빌림수를 구하는 회로이다.
A
B
C
D
0
0
0
0
0
1
1
1
1
0
1
0
1
1
0
0
S =
AB' + A'B
=
A XOR B
C =
A'·B
그림 3-47 반감산기 회로도
(4) 전감산기
두 자리 이상의 2진수를 계산할 수 있는 회로이다.
전감산기 진리표
A
B
C
D
Y
0
0
0
0
0
0
0
1
1
1
0
1
0
1
1
0
1
1
0
1
1
0
0
1
0
1
0
1
0
0
1
1
0
0
0
1
1
1
1
1
카르노 도
차
C AB
00
01
11
10
0
1
1
1
1
1
캐리
C AB
00
01
11
10
0
1
1
1
1
S=
A'B'C+A'BC'+ABC+ABC'
=
A'(B'C+BC')+A(BC+B'C')
=
A'(B XOR C)+A(B XOR C)
=
A'(B XOR C)+A[(B ⊙ C)]
=
A XOR(B XOR C)
=
A XOR B XOR C
Y=
AB+A'B'C+ABC
=
A'B+C(A'B'+AB)
=
A'B+C(A XOR B)
전감산기 회로도
반감산기를 사용한 전감산기
형성평가
반 가산기 회로도의 구성은?
전 가산기 회로도의 구성은?
반 감산기 회로도의 구성은?
전 감산기 회로도의 구성은?
[논리회로 목차]
5. 해독기와 부호기
학습목표
해독기의 원리를 이해하여 활용할 수 있다.
해독기의 출력 결과를 해독할 수 있다.
부호기의 원리를 이해하여 활용할 수 있다.
부호기를 설계할 수 있다.
(1) 해독기
정의
코드 형식의 2진 정보를 다른 형식의 단일 신호로 바꾸어 주는 회로이다.
컴퓨터 내부에서 2진수로 코드화된 데이터를 해독하여 대응되는 한 개의 신호로 바꾸어 주므로, 문자와 같은 형태로 바꾸어 출력시키는 데에 사용된다.
해독기 진리표
입 력
출 력
A
B
D1
D2
D3
D4
0
0
1
0
0
0
0
1
0
1
0
0
1
0
0
0
1
0
1
1
0
0
0
1
해독기의 회로도
4×10 해독기
(2) 부호기
정의
해독기와 정반대의 기능을 수행하는 조합 논리 회로로서 여러개의 입력 단자 중 어느 하나에 나타난 정보를 여러 자리의 2진수로 코드화하여 전달한다.
8진-2진 부호기 진리표
입 력
출 력
8 진 수
A
B
C
0
0
0
0
1
0
0
1
2
0
1
0
3
0
1
1
4
1
0
0
5
1
0
1
6
1
1
0
7
1
1
1
8진-2진 부호기 회로도
블록도
8×4 부호기
형성평가
4×10 해독기를 그려보아라.
8×4 부호기 블록도를 그려보아라.
[논리회로 목차]
6. 멀티플렉서와 디멀티플렉서
학습목표
멀티플렉서 기능과 원리를 이해하여 활용할 수 있다.
멀티플렉서의 결과를 예측할 수 있다.
디멀티플렉서의 원리를 이해하여 활용할 수 있다.
디멀티플렉서의 결과를 해독할 수 있다.
(1) 멀티플렉서
정의
여러 회선의 입력이 한 곳으로 집중될 때 특정회선을 선택하도록 하므로, 선택기라 하기도 한다. 어느 회선에서 전송해야 하는지를 결정하기 위하여 선택 신호가 함께 주어져야 한다.
4×1 멀티플렉서 진리표
선 택 신 호
선택된 입력 회선
S1
S2
0
0
D0
0
1
D1
1
0
D2
1
1
D3
멀티플렉서의 원리
멀티플렉서 회로도
멀티플렉서 블록도
(2) 디멀티플렉서
정의
멀티플렉서와 반대 기능을 수행하여 하나의 입력 회선을 여러 개의 출력 회선에 연결하여, 선택 신호에서 지정하는 하나의 회선에 출력하므로, 분배기라고도 한다.
디멀티플렉서의 원리
1×4 디멀티플렉서 진리표
선택 신호
선택된 출력 회선
S1
S2
D0
D1
D2
D3
0
0
1
0
0
0
0
1
0
1
0
0
1
0
0
0
1
0
1
1
0
0
0
1
디멀티플렉서 회로도
디멀티플렉서 블록도
형성평가
멀티플렉서 블록도를 그려보아라.
디멀티플렉서 회로도를 그려보아라.
[논리회로 목차]
7. 코드 변환기와 비교기
학습목표
코드 변환기의 원리를 이해하여 활용할 수 있다.
코드 변환기의 결과를 해독할 수 있다.
비교기 회로를 구성할 수 있다.
비교기 원리를 응용할 수 있다.
(1) 코드 변환기
정의
2진수로 되어 있는 어떤 코드를 다른 종류의 코드로 바꾸어 주는 회로이다.
3초과 코드는 보수 변환을 가능하게하여 뺄셈에 사용할 수 있도록 해준다.
3초과 코드표
10 진수
BCD 입력
3 초과 출력
A
B
C
D
W
X
Y
Z
0
0
0
0
0
0
0
1
1
1
0
0
0
1
0
1
0
0
2
0
0
1
0
0
1
0
1
3
0
0
1
1
0
1
1
0
4
0
1
0
0
0
1
1
1
5
0
1
0
1
1
0
0
0
6
0
1
1
0
1
0
0
1
7
0
1
1
1
1
0
1
0
8
1
0
0
0
1
0
1
1
9
1
0
0
1
1
0
0
0
→W=A'BC'D+A'BCD'+ABC'D'+AB'C'D
AB CD
00
01
11
10
00
X
1
01
1
X
1
11
1
X
X
10
1
X
X
W=A+BC+BD
AB CD
00
01
11
10
00
1
X
01
1
X
1
11
1
X
X
10
1
X
X
X=B'C+B'D+BC'D'
AB CD
00
01
11
10
00
1
1
X
1
01
X
11
1
1
X
X
10
X
X
Y=CD+C'D'
AB CD
00
01
11
10
00
1
1
X
1
01
X
11
X
X
10
1
1
X
X
Z=D
3초과 코드 변환 회로
(2) 비교기
정의
두 개의 수를 비교하여 기준으로 정한 수가 작다와 크다 또는 같다를 결정해준다. 이때 비교하는 방법은 2진 코드 상태의 절대값을 상대적으로 비교하므로 대수적인 비교와 다르다.
2비트의 논리적 비교 회로
형성평가
3초과 코드의 출력변수 W의 논리식은 다음과 같다. 이 식을 간소화하여 표현하라.
W=A'BC'D+A'BCD'+A'BCD+AB'C'D'+AB'C'D
비교기가 무엇을 뜻하는지 간략하게 쓰시오.
[논리회로 목차]
=
A'(B'C+BC')+A(BC+B'C')
=
A'(B XOR C)+ A(B ⊙ C)
=
A'(B XOR C)+ A[(B ⊙ C)]
=
A XOR (B XOR C)
=
A XOR B XOR C
Y =
AB+A'BC+AB'C
=
AB+C(A'B+AB')
=
AB+C(A XOR B)
전가산기 회로도
반가산기를 사용한 전가산기
(3) 반감산기
한 자리인 2진수를 뺄셈하여 차의 빌림수를 구하는 회로이다.
A
B
C
D
0
0
0
0
0
1
1
1
1
0
1
0
1
1
0
0
S =
AB' + A'B
=
A XOR B
C =
A'·B
그림 3-47 반감산기 회로도
(4) 전감산기
두 자리 이상의 2진수를 계산할 수 있는 회로이다.
전감산기 진리표
A
B
C
D
Y
0
0
0
0
0
0
0
1
1
1
0
1
0
1
1
0
1
1
0
1
1
0
0
1
0
1
0
1
0
0
1
1
0
0
0
1
1
1
1
1
카르노 도
차
C AB
00
01
11
10
0
1
1
1
1
1
캐리
C AB
00
01
11
10
0
1
1
1
1
S=
A'B'C+A'BC'+ABC+ABC'
=
A'(B'C+BC')+A(BC+B'C')
=
A'(B XOR C)+A(B XOR C)
=
A'(B XOR C)+A[(B ⊙ C)]
=
A XOR(B XOR C)
=
A XOR B XOR C
Y=
AB+A'B'C+ABC
=
A'B+C(A'B'+AB)
=
A'B+C(A XOR B)
전감산기 회로도
반감산기를 사용한 전감산기
형성평가
반 가산기 회로도의 구성은?
전 가산기 회로도의 구성은?
반 감산기 회로도의 구성은?
전 감산기 회로도의 구성은?
[논리회로 목차]
5. 해독기와 부호기
학습목표
해독기의 원리를 이해하여 활용할 수 있다.
해독기의 출력 결과를 해독할 수 있다.
부호기의 원리를 이해하여 활용할 수 있다.
부호기를 설계할 수 있다.
(1) 해독기
정의
코드 형식의 2진 정보를 다른 형식의 단일 신호로 바꾸어 주는 회로이다.
컴퓨터 내부에서 2진수로 코드화된 데이터를 해독하여 대응되는 한 개의 신호로 바꾸어 주므로, 문자와 같은 형태로 바꾸어 출력시키는 데에 사용된다.
해독기 진리표
입 력
출 력
A
B
D1
D2
D3
D4
0
0
1
0
0
0
0
1
0
1
0
0
1
0
0
0
1
0
1
1
0
0
0
1
해독기의 회로도
4×10 해독기
(2) 부호기
정의
해독기와 정반대의 기능을 수행하는 조합 논리 회로로서 여러개의 입력 단자 중 어느 하나에 나타난 정보를 여러 자리의 2진수로 코드화하여 전달한다.
8진-2진 부호기 진리표
입 력
출 력
8 진 수
A
B
C
0
0
0
0
1
0
0
1
2
0
1
0
3
0
1
1
4
1
0
0
5
1
0
1
6
1
1
0
7
1
1
1
8진-2진 부호기 회로도
블록도
8×4 부호기
형성평가
4×10 해독기를 그려보아라.
8×4 부호기 블록도를 그려보아라.
[논리회로 목차]
6. 멀티플렉서와 디멀티플렉서
학습목표
멀티플렉서 기능과 원리를 이해하여 활용할 수 있다.
멀티플렉서의 결과를 예측할 수 있다.
디멀티플렉서의 원리를 이해하여 활용할 수 있다.
디멀티플렉서의 결과를 해독할 수 있다.
(1) 멀티플렉서
정의
여러 회선의 입력이 한 곳으로 집중될 때 특정회선을 선택하도록 하므로, 선택기라 하기도 한다. 어느 회선에서 전송해야 하는지를 결정하기 위하여 선택 신호가 함께 주어져야 한다.
4×1 멀티플렉서 진리표
선 택 신 호
선택된 입력 회선
S1
S2
0
0
D0
0
1
D1
1
0
D2
1
1
D3
멀티플렉서의 원리
멀티플렉서 회로도
멀티플렉서 블록도
(2) 디멀티플렉서
정의
멀티플렉서와 반대 기능을 수행하여 하나의 입력 회선을 여러 개의 출력 회선에 연결하여, 선택 신호에서 지정하는 하나의 회선에 출력하므로, 분배기라고도 한다.
디멀티플렉서의 원리
1×4 디멀티플렉서 진리표
선택 신호
선택된 출력 회선
S1
S2
D0
D1
D2
D3
0
0
1
0
0
0
0
1
0
1
0
0
1
0
0
0
1
0
1
1
0
0
0
1
디멀티플렉서 회로도
디멀티플렉서 블록도
형성평가
멀티플렉서 블록도를 그려보아라.
디멀티플렉서 회로도를 그려보아라.
[논리회로 목차]
7. 코드 변환기와 비교기
학습목표
코드 변환기의 원리를 이해하여 활용할 수 있다.
코드 변환기의 결과를 해독할 수 있다.
비교기 회로를 구성할 수 있다.
비교기 원리를 응용할 수 있다.
(1) 코드 변환기
정의
2진수로 되어 있는 어떤 코드를 다른 종류의 코드로 바꾸어 주는 회로이다.
3초과 코드는 보수 변환을 가능하게하여 뺄셈에 사용할 수 있도록 해준다.
3초과 코드표
10 진수
BCD 입력
3 초과 출력
A
B
C
D
W
X
Y
Z
0
0
0
0
0
0
0
1
1
1
0
0
0
1
0
1
0
0
2
0
0
1
0
0
1
0
1
3
0
0
1
1
0
1
1
0
4
0
1
0
0
0
1
1
1
5
0
1
0
1
1
0
0
0
6
0
1
1
0
1
0
0
1
7
0
1
1
1
1
0
1
0
8
1
0
0
0
1
0
1
1
9
1
0
0
1
1
0
0
0
→W=A'BC'D+A'BCD'+ABC'D'+AB'C'D
AB CD
00
01
11
10
00
X
1
01
1
X
1
11
1
X
X
10
1
X
X
W=A+BC+BD
AB CD
00
01
11
10
00
1
X
01
1
X
1
11
1
X
X
10
1
X
X
X=B'C+B'D+BC'D'
AB CD
00
01
11
10
00
1
1
X
1
01
X
11
1
1
X
X
10
X
X
Y=CD+C'D'
AB CD
00
01
11
10
00
1
1
X
1
01
X
11
X
X
10
1
1
X
X
Z=D
3초과 코드 변환 회로
(2) 비교기
정의
두 개의 수를 비교하여 기준으로 정한 수가 작다와 크다 또는 같다를 결정해준다. 이때 비교하는 방법은 2진 코드 상태의 절대값을 상대적으로 비교하므로 대수적인 비교와 다르다.
2비트의 논리적 비교 회로
형성평가
3초과 코드의 출력변수 W의 논리식은 다음과 같다. 이 식을 간소화하여 표현하라.
W=A'BC'D+A'BCD'+A'BCD+AB'C'D'+AB'C'D
비교기가 무엇을 뜻하는지 간략하게 쓰시오.
[논리회로 목차]
추천자료
- 논리회로의 기초 6장
- [논리회로] 엔코더(Encoder),디코더(Decoder) 설계 및 7-Segement LED,4 to 1 MUX 제작
- [논리회로]State machine을 이용한 Serial adder 설계
- [논리회로실험]Basic Gates
- 논리회로 교통신호등 최종보고서 - 설계 제품의 동작 내용 설명
- 디지털 논리회로 111 detection(감지)
- [논리회로실험] encoder decoder 7segment (7세이그먼트) - Encoder, Decoder를 이해하고, 특...
- [논리회로실험]부울대수의 간소화
- [논리회로실험] 멀티플렉서 & 디멀티플렉서
- [논리회로설계]CLA adder (carry look ahdead adder)
- [논리회로설계]ALU를 활용한 shifter 구현
- [논리회로설계]FSM binary/gray counter
- [논리회로설계]FSM_유한문자열인식기
- 논리회로 설계 과제