디지털시스템 멀티,디멀티플렉서, 가감산기.

목차

1.멀티플렉서(Mux : MultiPlexer)

2.디멀티플렉서(DeMux : DeMultiPlexer)

3.4비트(4Bit) 가감산기(Adder & Subtracter)

4.4비트(4Bit) 리플 캐리(Reple Carry) 가산기(Adder)

5.8비트(8Bit) 가산기(Adder)

본문내용

의 값을 주었을 때. (430ns)
예상대로 X값에 0, Y값에 1을 넣고 회로도를 실험했을 때 Q1값에 1이 들어오는 것을 알 수가 있다. 계속해서 두 번째 회로도 실험을 알아보자.
2. X=1, Y=1 의 값을 주었을 때. (702ns)
X값에 1, Y값에 1을 넣고 실험을 했을 때 예상대로 결과값에 Q2에 1의 값이 나타나는 것을 알 수가 있다. 이에 따라 세운 가설과 실험이 실제 결과값과 일치하는 것을 확인 할 수가 있어 이 회로도와 실험은 참이라는 결과를 얻을 수가 있다.＿
제목 : 4비트(4Bit) 가감산기(Adder & Subtracter)
실습 날짜 : 10월 4일
목적 : 4비트의 가감산기를 이해하고 회로도를 설계하여 그 기능과 수행과정을 익힌다.
회로도
＿고찰
4비트 가감산기의 설계는 위 회로도와 같이 설계가 가능하다.
4비트 가감산기의 진리표
제어입력
입력
출력
W
V
F
0
0
0
0
1
1
1
0
1
1
1
0
여기서 F = w'y + wy' = w y임을 알 수가 있다.
이 가감산기의 이용은 덧셈과 뺄셈의 연산에 이용이 되는데 말보다는 실제 예제를 통해 알아보자.
+5 -> 0101 +5 -> 0101
+2 -> 0010 -+2 -> 1110
----- ------ ----- -----
+7 -> 0111 +3 -> 10011
의 값을 나타내게 될 것이다. 두 번째 계산인 5와 2의 감산에서는 1의 캐리가 발생하게 된다. 이 캐리는 무시해도 되는 값이라는 전제하에 이 회로도의 구현을 이루는 것이다. 예제를 만들어 보도록 하자. 1001과 0100의 합을 구해보고 두 번째는 0110과 1011의 합을 구해보도록 하겠다. 예상결과값은 이렇다.
0101 0101
0010 1110
------ ------
01101 10001
의 값이 나오게 될 것이라고 예상 할 수가 있다. 물론 두 번째 생기는 캐리값 1은 무시한다.
＿결과 그래프 및 타당성 검증.
1. 1001 + 0100의 계산을 행했을 때. (788ns)
예상대로 결과값은 캐리값 0에 1101이 나오게 된다고 했는데 실제 결과값도 일치하는 것을 알 수가 있다.
2. 0110 + 1011의 계산을 행했을 때. (678ns)
두 번째 실험 역시 캐리값 1에 0001의 값이 나타나는 것을 확인 할 수 있었다.
따라서 이번 실험 역시 예상값과 실험값의 일치를 보면서 참인 회로도라는 것을 증명했다.＿
제목 : 4비트(4Bit) 리플 캐리(Reple Carry) 가산기(Adder)
실습 날짜 : 10월 4일
목적 : 4비트 리플 캐리가산기의 개념파악과 이해를 통한 기능수행을 익힌다.
회로도
＿고찰
4비트 리플 캐리 가산기는 4비트 전가산기의 연산에 리플의 증가유무(캐리 유무)
을 알 수 있게 하는 가산기이다.
여기서는 4비트 가감산기의 심볼을 가져다 사용함으로서 좀더 간편하고도 간결한 가산기의 회로도를 구현할 수 있다.
이 회로도의 장점은 캐리를 발생하는지의 유무와 더불어 실제 캐리값도 알아 낼 수가 있다. 실제 입력값을 정해 실험을 해보도록 하자.
첫 번째 실험값은 1001 + 1100이고 두 번째 실험값은 0110 + 0011로 해보도록
하겠다. 그렇다면 예상실험결과값은 다음과 같아야 할 것이다.
1001 0110
1100 0011
------ ------
1 0101 0 1001
과 같이 나와야만 할 것이다. 실제 실험을 해보도록 하자.
＿결과 그래프 및 타당성 검증.
1. 1011 + 1100의 계산을 행했을 때. (270ns)
첫 번째 실험결과값은 캐리 1에 0101이 나왔다. 출력값은 위에서 예상했던 데이터값과 정확히 일치하는 것을 알 수가 있다. 따라서 첫 번째 실험은 성공이며 참이라는 것을 알 수가 있다.
2. 0110 + 0011의 계산을 행했을 때. (630ns)
두 번째 실험결과화면이다. 역시 위에서 예상했던 대로 캐리는 0이 나왔으며 결과값은 1001이 나왔다. 예상결과값과의 정확한 일치로 하여금 이 회로도의 구현내용은 참이라는 것을 실제 확인 할 수가 있었다.＿
제목 : 8비트(8Bit) 가산기(Adder)
실습 날짜 : 10월 4일
목적 : 8비트 가산기의 개념파악과 이해를 통한 기능수행을 익힌다.
회로도
＿고찰
8비트 가산기는 4비트 가감산기와 크게 다르지 않다. 차이점이 있다면 연산의 범위가 4비트 가감산기보다는 조금 더 넓어졌다는 정도라고 할 수가 있을 것이다.
실제로 구현된 회로도를 보면 4비트 가감산기의 입력단자의 배로 늘어난 모습을 확인할 수가 있는데 이는 좀 더 큰 숫자의 가감연산을 행할 수 있다는 것을 말해주는
것이라고 할 수가 있을 것이다.
8비트단위의 연산과 함께 캐리의 유무도 함께 알아낼 수 있는 이 회로도에 가정값을 넣어 실제 결과와 비교해서 회로도의 참거짓 유무를 알아보도록 하겠다.
이번에 세울 가정값은 8비트값이다. 조금 많다-_-; 우선 첫 번째 값은 다음과 같다. 00000011 + 00100111의 연산, 두 번째는 11111100 + 00100110의 연산이다. 예상 결과는 다음과 같다.
00000011 11111100
+00100111 +00100110
---------- ---------
0 00101010 1 00100010
이 나와야만 이 8비트 가감산기는 참이라고 할 수가 있을 것이다. 바로 실험으로 들어가 보도록 하자.
＿결과 그래프 및 타당성 검증.
1. 00000011 + 00100111의 계산을 행했을 때. (180ns)
첫 번째 실험결과이다. 00000011 + 00100111의 가산결과치는 예상치와 같은 캐리0에 00101010의 값이 출력된 것을 확인 할 수가 있다. 다행이다^^ 두 번째 실험결과 역시 확인해 보도록 하자.
1. 11111100 + 00100110의 계산을 행했을 때. (730ns)
두 번째 실험결과화면이다. 예상결과값과 마찬가지로 캐리가 1 발생했으며 결과값이 00100010의 결과가 나와있는 것을 확인할 수가 있다. 두 번에 걸친 실험은 모두 예상치와 동일한 결과값을 출력했으며 따라서 이번 실험 역시 성공이며 구현한 8비트가산기의 회로도 역시 참이라는 것을 알 수가 있다.＿
수고하셨습니다＿

키워드

멀티플렉서,   회로도,   디멀티플렉서,   가감산기,   리플 캐리,   가산기