버스, 캐쉬, 공유메모리에 대해서(2)
닫기
  • 1
  • 2
  • 3
  • 4
  • 5
  • 6
  • 7
  • 8
  • 9
  • 10
  • 11
  • 12
  • 13
  • 14
  • 15
  • 16
  • 17
  • 18
  • 19
  • 20
  • 21
  • 22
  • 23
  • 24
  • 25
  • 26
  • 27
  • 28
  • 29
  • 30
  • 31
  • 32
  • 33
  • 34
  • 35
  • 36
  • 37
  • 38
  • 39
해당 자료는 10페이지 까지만 미리보기를 제공합니다.
10페이지 이후부터 다운로드 후 확인할 수 있습니다.

소개글

버스, 캐쉬, 공유메모리에 대해서(2)에 대한 보고서 자료입니다.

목차

5.3 공유 메모리 구성들
5.3.1 인터리빙 메모리 구성
5.3.2 대역폭과 결함 허용
5.3.3 메모리 할당 방법들

5.4 순차적, 약한 일치성 모델
5.4.1 단위성과 사건 순서
5.4.2 순차적 일치성 모델
5.4.3 약한 일치성 모델

본문내용

메모리 인터리빙
CPU/cache 와 RAM 모듈로 만들어진 메인 메모리 사이의 속도 차이를 줄이기 위해서, 병렬 메모리 모듈의 파이프라인된 접근을 허락하는 기술
메인 메모리는 다수의 모듈로 이루어짐
메모리 모듈들은 시스템 버스나 프로세서나 입/출력 장치와 같은 다른 자원들이 연결되어 있는 네트워크에 연결
메모리 어드레스가 제시되면, 각각의 메모리 모듈은 사이클마다 하나의 워드를 돌려줌
다른 메모리 모듈에 다른 메모리 어드레스들을 배치해서 다수의 워드들의 병렬접근이 동시에 또는 파이프라인된 형식으로 이루어 지는 것이 가능
병렬 접근과 파이프라인된 접근은 병렬 메모리 조직에서 실행되고 있는 병렬화 형식
파이프라인된 메모리 접근
m 메모리 모듈의 접근은 파이프라인된 형식으로 중첩 가능
메모리 사이클(memory cycle)(주요 사이클)은 m 은 부사이클로 나누어짐
C 접근 메모리 방식
 =  / m (5.4) ,  : 주사이클 , : 부사이클, m : 인터리빙의 정도
는 모듈로부터 하나의 워드를 접근하는데 필요한 전체 시간
는 모든 부 사이클 로 분리된 연속된 메모리 모듈의 중첩된 접근을 가정할 때 하나의 워드를 만들기 위한 실제로 필요한 시간
8개의 연속된 워드의 파이프라인된 접근은 현재 블록의 앞이나 뒤에서 다른 파이프라인된 접근 사이에 끼일 수 있음
전체 블록 접근 시간은 2 지만, 각 워드의 유효 접근 시간은 파이프라인된 형식으로 메모리가 연속적으로 접근된다면로 줄어듬
결함 허용
저차, 고차 인터리빙은 많은 다른 인터리빙 메모리 조직들을 만들어 내기 위해 결합 될 수 있음
연속적인 어드레스들은 각각의 메모리 모듈의 고차 인터리빙 메모리에 할당
m 메모리 모듈들의 메모리 뱅크에서 결점 있는 메모리를 제거하는데 용이
하나의 모듈의 망가짐이 발견되면, 남아 있는 모듈들은 어드레스 공간에서 원도우를 열어서 사용될 수 있음
결함 분리는 모듈의 망가짐이 전체 메모리 뱅크를 마비시킬지도 모르는 저차 인터리빙 메모리에서는 수행될 수 없음

키워드

  • 가격1,500
  • 페이지수39페이지
  • 등록일2003.12.24
  • 저작시기2003.12
  • 파일형식압축파일(zip)
  • 자료번호#240358
본 자료는 최근 2주간 다운받은 회원이 없습니다.
다운로드 장바구니