비동기 카운터 결과레포트

목차

1. 실험 목적

2. 실험

3. 결과 및 토의

본문내용

unter의 reset을 야기한다. 이 글리치가 나타나는 동안 system에 문제를 야기한다. add 2개의 입력 NAND gate를 연결하고 그림 17-6의 회로를 구성한다. NAND gate의
barA
barB
를 연결한다. 500KHz주파수 생성기를 제거한다. NAND gate의 출력을 관찰하고 이를 plot 6에 기록한다.
-6번 실험은 전의 실험과 다소 다른 내용을 이야기한다. 우선 회로에서 볼수 있는 것처럼
bar CLR
의 값이 항상 HIGH의 값이 아니고 A와 B의 출력전압이 NAND gate를 통해서 들어온 결과값을 다시
bar CLR
의 입력으로 하고 있다. 전의 실험에서 확인했던것처럼 JK-FF에
bar CLR
에 LOW의 값이 들어오면 JK의 입력값에 상관없이 항상 HIGh의 값을 출력한다. 그리고 500KHz의 높은 고주파를 입력으로 하고 있다는 점이다. TTL 회로가 견딜수 있는 주파수는 이렇게 높은 주파수가 아니기 때문에 글리치라고 하는 순간적인 펄스의 발생을 확인할수 있다. 이는 비동기 카운터라는 점 때문에 발생하기도 한다. 동기식 카운터처럼 한꺼번에 동시의 펄스를 입력받는 것이 아니기 때문에 전의 펄스가 들어오가 이를 입력으로 하기까지 시간의 차이가 발생하고 glitch가 발생한다. 이런 측정의 어려움 때문에 애석하게 실험의 결과를 얻기가 어려워 그 결과 값을 확인할 수는 없다.
실험 7.
7493A 비동기 카운터
7.7493A 4-bit 바이너리 카운터는 0에서부터 15까지를 단일한 FF의 출력을 B의 입력으로 한다. TTL-level 펄스로부터 함수발생기의 clock A입력으로 한다. data sheet로부터 reset 입력의 필요한 것을 연결한다.입력 주파수를 400KHz한다.
8.그림 17-7에서 7493A를 카운터 sequece로 한다. 앞의 회로에서 오실로스코프를 이용하여 파형을 관찰한다. 다시 오실로스코프의 가장 낮은 주파수의 대칭적인 파형을 trigger하고 가각의 두 번째 출력을 관찰한다.
<리플 카운터 D FF>-
bar Q
출력이 트리거 되어있다.
;비동기 카운터 IC로 구성되어 있는 74LS93A를 이용한 카운터의 구성을 알아 보는 실험이다. 이 소자는 하나의 FF와 3-bit 비동기 카운터로 구성되어 소자에 유연성을 제공한다. 하나의 FF만 사용하면 2 분주 장치로 사용할수 있으며, 3-bit 카운터만 사용하면 모듈러스 8bit 카운터로 사용할 수 있다.이 소자는 Ro와 R1의 Reset 입력을 갖고 있다. 그래서 R0과 R1의 값이 HIGh의 값이면 Reset된다. 이는 Q0의 출력을 CLK B입력으로 연결하여 4 bit 모듈러스 16 카운터 (0-15)까지 이용할수 있다. 이 뿐만 아니라 10진 카운터 역시 가능하다.
;앞에서 이야기한 2진 카운터는 최대 모듈레스를 갖는다. 즉 FF으로 구현 가능한 모든 상태들에 대한 시퀀스를 진행시킨다. 카운터로 구현할 수 있는 가능한 최대 상태수는 2^n로 표현된다.
<결과 및 토의>
이번실험에서는 비동기 카운터의 특성을 알아보는 실험이었다. 각자 다른 입력 펄스를 갖는 이러한 카운터는 입력과 출력사이의 시간차에 의해 글리치가 발생한다. 그리고 7493A를 이용하여 원하는 bit의 카운터의 구성을 할수 있음을 확인 할수 있었다. 비동기 카운터가 동기식 카운터에 비해 속도가 다소 떨어지지만 동기식 카운터가 갖는 정보의 손실이라는 측면에 효과적으로 사용될수 있다. 비동기 카운터는 D 혹은 JK-FF를 이용하여 구현할수 있으면 원하는 계수기로 사용할수 있다. 그의 수는
{ 2}^{n }
의 수로 나타낼수 있다. 이때 n의 값은 FF의 수로 표현된다.

키워드

비동기카운터,   비동기,   오실로,   클록펄스,   공학,   실험결과