플리플롭의 내부 연결도와 진리표 실험 고찰

목차

1. SR 플리플롭 회로도와 진리표
2. CLK SR 플리플롭 회로도와 진리표
3. D 플리플롭 회로도와 진리표
4. J-K 회로도와 진리표(빵판에 결선된 사진첨부)
5. 마스터 슬래이브 회로도와 진리표(빵판에 결선된 사진첨부)
6. 고찰

본문내용

1. R-S 플리플롭 회로를 결선하여 표 1, 2와 같은 동작이 이루어지는 가를 확인하라.
* 결 선 도 *
실험결과 아래의 진리표와 출력이 같이 나오는 것을 확인할 수 있었습니다.
Si
Ri
Qi+1
0
0
Qi
0
1
1
1
0
0
1
1
허용안됨
2. 클럭이 있는 R-S 플리플롭 회로를 결선하여 진리표와 같은 동작이 이루어 지는지 확인하라.
Qi
Si
Ri
Qi+1
0
0
0
0
0
0
1
0
0
1
0
1
0
1
1
허용안됨
1
0
0
1
1
0
1
0
1
1
0
1
1
1
1
허용안됨
]
위의 특성표처럼 동작하는 것을 확인 할 수 있었습니다.
* 결 선 도 *
3. D플리플롭 회로를 결선하여 특성표와 같은 동작이 이루어지는지 확인하라.
(a) NAND 게이트로 이루어진 D 플립플롭 회로
(b) 그래픽 심볼
그림 3 D 플립플롭
* 결 선 도 *
아래의 진리표처럼 출력 되는 것을 확인 하였습니다.
표 4 D 플립플롭의 특성표
Qi
D
Qi+1
0
0
0
0
1
1
1
0
0
1
1
1
4. J-K 플립플롭 회로를 결선하여 특성표와 같은 동작이 이루어지는 지를 확인하라.
(a) NOR와 AND 게이트로 이루어진 J-K 플립플롭 회로
(b) 그래픽 심볼
그림 4 J-K 플립플롭
표 5 J-K 플립플롭 특성표
* 결 선 도 *
Qi
Ji
Ki
Qi+1
0
0
0
0
0
0
1
0
0
1
0
1
0
1
1
1
1
0
0
1
1
0
1
0
1
1
0
1
1
1
1
0
특성표와 결과가 일치함을 확인할 수 있었다.
* 실제 빵판에 결선한 모습 *
5. MASTER - SLAVE 플리플롭 회로를 결선하여 특성표와 같이 동작하는지 확인하시오.
그림 5 Master-slave J-K 플립플롭
표 5 J-K 플립플롭 특성표
Qi
Ji
Ki
Qi+1
0
0
0
0
0
0
1
0
0
1
0
1
0
1
1
1
1
0
0
1
1
0
1
0
1
1
0
1
1
1
1
0
J-K 플리플롭 진리표와 같은 결과를 출력하며, 정확한 동작을 확인하였다.
* 실제 빵판에 결선한 모습 *
* 고 찰 *
이번 실험은 플리플롭에 관한 실험이였습니다. 다행히, 디지털 시스템의 수업진도와 이 실험의 진도가 같아서 이해가 굉장히 쉬웠습니다. 그 이론상으로 배운 내용을 실험으로 곧바로 옮길 수 있는 좋은기회가 되었던 것 같습니다. 이번 실험에서는 정의도지 않은 상태의 문제 때문에 많은 시간을 소비 하였습니다. J-K 플리플롭과 마스터 슬래이브가 그 예인데요, J-K 플리플롭의 경우, 1-1을 입력을 했을때, 토글된 값이 나오지 않고 계속 0-0이 출력되었습니다. 이론상의 실험결과가 나오지 않아서 디지털 시스템 수업시간에 교수님께, 여쭈어 보았더니, 경주효과로 인한 것이라고 말씀해 주셨습니다. 즉, 클락이 반복적으로 계속 들어옴으로써 그 정확한 값을 잡아내지 못하고 출력되었다는 말입니다. 그래서 실험 상으론 정확한 값을 얻을 수 없다고 말씀해 주셨습니다. 이론으로만 배운 레이싱효과도 확인할 수 있는 기회가 된 것 같아 기뻤습니다. 또한 마스터 슬래이브 플리플롭 역시 1-1 상태에서 제대로된 정상상태의 출력을 얻을 수가 없었습니다. 클락의 변화를 주자, 신호가 변하는 것이 매우 신기했었습니다. 에지트리거되는 플리플롭이기 때문에 클럭에 변화를 주어야 변하는 것이란 이론과 맞아떨어져 매우 의미있는 실험이 였습니다. 다음엔 빨리 정확하게 실험을 마칠 수 있도록 더 노력해야 겠다는 생각도 들었습니다.

키워드

J-K 플리플롭,   플리플롭,   실험보고서,   결과보고서,   S-R 플리플롭,   마스터 슬래이브