[가산기] [감산기] [플립플롭]

목차

1. 가산 / 감산기
(1) 가산기
(2) 산술 연산기
① 가산기에 의한 산술 연산 회로
② 부호와 자리 넘침 판별 회로
③ 고속 가산 회로
④ 곱셈 회로

2. 플립플롭
(1) RS 플립플롭
(2) D(Data)플립플롭
(3) JK플립플롭

본문내용

1. 가산 / 감산기
(1) 가산기
가산기 : 사칙 연산과 크고 작음을 구별하는 비교 연산을 수행할 수 있는 회로이고, 연산 장치에서 가장 중요한 장치이다.
가산기는 반가산기를 기본으로 하여 만든 전가산기를 수평으로 연결하여 여러 자리의 비트들이 더해지게 한다.
그림은 전가산기 네 개를 사용하여 4 비트의 덧셈 (A + B)과 뺄셈 (A - B)을 수행할 수 있는 가산기를 설계한 것이다.
A와 B의 각 자리는 오른쪽 전가산기로부터 1비트씩 차례대로 대응되어 입력된다. 여기서, A는 피가수, B는 가수로 가정한다. 가장 오른쪽 전가산기의 입력되는 자리 올림 회로는 가산기 외부에서 입력되는 아랫자리 올림이다. 가장 왼쪽 전가산기에서 출력되는 윗자리 올림은 이 가산기에서 결과를 기억하는 레지스터에서 기억할 수 없는 윗자리 올림으로 끝자리 올림(end carry)이라 부르기도 한다.
마지막 자리 올림은 E라고 부르는 1 비트를 기억할 수 있는 레지스터에 기억되어서 자리 넘침(overflow)과 부호를 판별하는 데에 사용한다. 그림과 같은 가산기에 입력되는 각 신호는 덧셈과 뺄셈에 가산기 입력 신호
연산 종류 덧셈 신호 뺄셈 신호 아랫자리 올림
덧셈 1 0 0
뺄셈 1 1 1
① 덧셈
덧셈 때는 신호와 아랫자리의 자리 올림을 0으로, 덧셈 신호에만 1을 보낸다.
가수가 기억된 B의 각 비트(B0 - B3)들은 0과 XOR 연산을 수행하기 때문에 0은 0으로, 1은 1로 전가산기에 전해져서 A0 - A3의 비트들과 연산된다. 이 때, 아랫자리 올림이 0이기 때문에 가장 오른쪽 전가산기는 반가산기와 같은 결과를 출력한다. 각 전가산기에서 생성된 결과(SUM)는 덧셈 신호와 함께 AND 게이트를 열고 S0 - S3까지로 출력되고, 각 자리의 자리 올림은 이웃한 왼쪽 전가산시로 전해져서 함께 연산되게 한다. 가장 왼쪽 전가산기에서 자리 올림이 발생하며 끝자리 올림인 E가 1이면 자리 넘침이 발생한 것으로 판정한다.
② 뺄셈
뺄셈 때에는 덧셈 신호와 뺄셈 신호 및 아랫자리의 자리 올림에서 모두 1를 입력한다. 뺄셈 신호는 B0 - B3까지의 감수를 XOR 게이트를 통과시킬 때 1은 0으로, 0은 1로 바꾸어 1의 보수로 바뀐 후, A0 -A1까지의 피감수와 함께 전가산기에서 연산되도록 한다. 이 때, 가장 오른쪽 전가산기에 입력되는 아랫자리 올림이 1이므로 B의 내용은 1의 보수로 바뀐 것에 이 아랫자리 올림이 더해져서 2의 보수를 더해지게 된다. 1의 보수로 계산할 때는 아랫자리 올림만 0으로 하면 된다.
이렇게 계산된 결과는 덧셈 신호 때문에 AND 게이트를 통과하여 S0 - S3까지로 출력된다. 뺄셈에서 끝자리 올림은 부호를 판단하는 데에 사용할 수 있다. 즉, 이것이 1이면 + 값, 0이명 - 값으로 판단할 수 있다.
(2) 산술 연산기
산술 연산기는 사칙 연산과 크다와 작다를 구별하는 비교 연산을 수행할 수 있어야 한다.
이러한 연산을 수행하기 위한 가산 회로, 감산 회로, 승산 및 제산 회로가 있으나, 대부분의 산술 연산기는 회로를 간단히 하기 위하여 가산 회로를 사용하여 만든다.

키워드

가산기,   감산기,   플립플롭,   flip flop