시분초 카운터 설계

소개글

시분초 카운터 설계에 대한 보고서 자료입니다.

목차

(1) 이론

(2) 신호에서 1씩 증가시키는 시점은

(3) Code와 파형

(4) 결과

본문내용

5 downto 0);
hour : out std_logic_vector (4 downto 0));
end counter;
architecture beha of counter is
signal c_min : std_logic_vector (5 downto 0) :="000000";
signal c_sec : std_logic_vector (5 downto 0) :="000000";
signal c_hour : std_logic_vector (4 downto 0) :="00000";
begin
process (CLK, reset)
begin
if(reset='1') then
c_min <= "000000";
c_sec <= "000000";
c_hour <= "00000";
elsif (clk'event and clk = '1') then
c_sec<=c_sec+1;
if (c_sec="111011") then
c_min<=c_min+1;
c_sec<="000000";
if (c_min="111011") then
c_hour<=c_hour+1;
c_min<="000000";
if (c_hour="10111") then
c_hour<="00000";
end if;
end if;
end if;
end if;
sec<=c_sec;
min<=c_min;
hour<=c_hour;
end process;
end beha;
< 첫 시작 카운트 >
☞ 위 그림을 보면 첫 시작 카운트를 볼 수 있다. 즉, 순차적으로 up 카운트 되는 것을 확인할 수 있다.
< 60초에서 1분으로 넘어가는 순간.. 즉 8분에서 9분으로 넘어가는 순간 >
☞ 위 그림은 8분에서 9분으로 넘어가는 순간을 캡쳐한 것으로 delay(6.8ns)가 발생한 것을 볼 수 있다.
<60분에서 1시간으로 넘어가는 순간>
☞ 위 그림은 60분에서 1시간으로 넘어가는 순간을 캡쳐한 것이다. 어느 정도 delay(7.4ns)가
발생한 것을 확인할 수가 있다. 즉 60분에서 0분로 넘어가는 순간 1시간으로 되는 것을 볼 수 있다.
< reset이 1로 설정될 때 >
☞ 위 그래프를 보면 reset이 1로 변하는 순간 sec와 min과 hour가 모두 0으로 세팅됨을 볼 수 있다.
(4) 결과
카운터를 이용하여 시계의 원리를 이용하여 디지털 시계를 직접 구현해 보았다. 자세히 말하면 카운터를 통해 1초씩 증가하여 60초에서 1초로 넘어가는 순간 1분으로 넘어가고, 60분에서 1분으로 넘어가는 순간, 1시간이 넘어가는 과정을 구현해 본 것이다. 그리고 reset이 1로 변하는 순간 second와 minute와 hour이 모두 0으로 setting된다. 또한 그래프를 살펴보는 도중 더 자세히 관찰하기 위하여 option의 grid size를 10ns로 설정하였고, file의 end time을 100us로 설정하여 살펴보았다. 처음 VHDL을 직접 구현해 보는 거라서 많은 시간과 노력이 요구되는 코딩 작업이었고, 나름대로 보람 있는 실습과제였다.

키워드

ASIC,   카운터,   시분초