캐패시터의 직 병렬 회로
본 자료는 미만의 자료로 미리보기를 제공하지 않습니다.
닫기
  • 1
  • 2
  • 3
해당 자료는 1페이지 까지만 미리보기를 제공합니다.
1페이지 이후부터 다운로드 후 확인할 수 있습니다.

목차

1.목적
2.이론
3.실험 준비시항

본문내용

의 전하가 축적된다.
따라서, 각 캐패시터 양단의 전위차를 각각 V1, V2, V3이라 하면,
“키르히호프의 전압 법칙”을 적용하면
이므로
· ····· (4.10)
따라서, 단자 a-b 사이의 합성 정전 용량 CT는
······ (4.11)
즉, 캐패시터를 직렬로 접속했을 때의 합성 용량은 각 캐패시터의 정전 용량의 역수의 합의 역수와 같다.
캐패시터 N개를 직렬 연결시 합성 용량 :
캐패시터 직렬 연결에 의한 전압분배
즉, 캐패시터를 직렬로 연결했을 때, 각 캐패시터에 분배되는 전압의 비는 정전용량의 역수의 비와 같다.
3.실험계기 및 부품
▶ 보드 장치대 BR-3
▶ 실습 보대 NO-07(CAPACITOR and CAPACITANCE)
▶ Digital LCR Meter
▶ 회로 연결 Cord
  • 가격1,000
  • 페이지수3페이지
  • 등록일2005.10.25
  • 저작시기2005.10
  • 파일형식한글(hwp)
  • 자료번호#317094
본 자료는 최근 2주간 다운받은 회원이 없습니다.
청소해
다운로드 장바구니