전자전기실험 다단 증폭기(결과)

소개글

전자전기실험 다단 증폭기(결과)에 대한 보고서 자료입니다.

본문내용

10. 다단 증폭기(결과)
학과
전자전기공학부
학번
조
8조
성명
점수
● 결과 보고사항
※ CC BJT회로---------------------------------------------------
(1) CC BJT회로를 아래와 같이 구성한다.
※ CC BJT 회로 결선도(pspice)
(2) 교류전압원의 크기를 10mV/1kHz로 하고 오실로스코프로 노드 1,2,9의 전위(교류성분의 최대치)를 측정하여 표1에 기입하고 부하저항을 떼낸 노드9의 전위값을 또한 측정하여 표1에 기입한다.
※ 노드 1,2출력전압 파형(pspice)(최대값 :50mV/49.9mV)
※ 노드 1출력전압 파형(실험값)(50mV/div, 2ms/div)
※ 노드 2출력전압 파형(실험값)(20mV/div, 2ms/div)
※ 노드 9 출력전압 파형(pspice)(최대값 : 43.4mV)
※ 노드 9 출력전압 파형(실험값)(20mV/div, 2ms/div)
※ R을 오픈했을때 노드 9 출력전압 파형(pspice)(최대값 : 44.115mV)
※ R을 오픈했을때 노드 9 출력전압 파형(실험값)(20mV/div, 2ms/div)
표2. CC BJT증폭기의 교류해석에 관련된 파라메터들
입력저항
Ri=vs /is
전류이득
Ai = io /is
전압이득
Av=vo /vs
출력저항
Ro=RL(vo'-vo )/vo
전압변동률
(vo'-vo )/vo
이론치
18.05k
3.525
0.970
115.9
0.02
※ CE-CC 2단 증폭기 회로--------------------------------------
(3) 아래와 같이 CE-CC 2단 증폭기 회로를 결선한다.
※ CE-CC 2단 증폭기
(4) 교류전압원의 크기를 10mV/1kHz로 하고오실로스코프로 노드 1,2,9의 전위(교류성분의 최대치)를 측정하여 표1에 기입하고 부하저항을 떼낸 노드9의 전위값을 또한 측정하여 표3에 기입한다.
※ 노드 1,2출력전압 파형(pspice)
※ 노드 2출력전압 파형(실험값)(10mV/div, 2ms/div)
※ 노드 9출력전압 파형(pspice)(최대값 : -1.39V)
※ 노드 9출력전압 파형(실험값)(0.5V/div, 2ms/div)
※ R을 오픈했을때 노드 9출력전압 파형(pspice)(최대값 : -1.3995V)
※ R을 오픈했을때 노드 9출력전압 파형(실험값)(0.5V/div, 2ms/div)
표4. CE/CC 2단증폭기의 교류해석에 관련된 파라메터들
Ri1(CE의 입력저항)
Ro2(CC의 출력저항)
전압이득 Av
vo =Av vs
pspice
1080
12
-61
-610mV
표5 CE 1단 증폭기와 CE/CC 2단증폭기의 비교
CE 증폭기
(실험 9의 표 2,3)
CE/CC 2단 증폭기
출력전압 교류성분의 최대치
pspice
253mV
측정치
1.4V
전압변동률
pspice
0.2
측정치
0.21
※ CC 2단 증폭기 회로--------------------------------------------
※ pspice로 돌린 CE 회로도
※ 노드 7의 출력전압 그래프(pspice)
※ 노드 7의 출력전압 그래프(실험값)(0.5V/div, 0.1ms/div)
● 느낀점, 의문사항, 개선사항, 검토 및 결론
1. 부하의 크기가 변함에 따른 출력전압의 변동률면에서 그림 10.1회로의 제 2단으로 사용된 CC회로의 어떤 이익이나 손해를 가져다 주었으며, 그 이유는 무엇인가?
→ CC회로 자체에서 부하저항이 작아짐에 따라 출력전압의 크기는 점점 작아진다. 즉 번압변동률은 앞 실험에서 봤을때 0.05이다. 하지만 2단으로 사용된 CC회로는 일단 부하저항이 무한대에서 작아질때 전압 차이는 거의 나타나지 않았다. 즉 전압변동률은 0.006으로 측정되었다. 결론적으로 1단 CC회로보단 2단 CC회로가 부하의 크기가 변함에 따라 출력전압 변동률은 작다고 볼 수 있다.
2. 여기서 실험한 그림 10.1(a)회로는 앞에서 실험했던 그림 9.2(a)의 CE회로에 그림 9.4(a)의 CC회로를 종속적으로 연결한 것이고 각각의 저항값들은 똑같으며, 후단에 연결된 CC 회로의 전압이득은 식 (9.22)에서도 볼 수 있듯이 1보다 작다. 그럼에도 불구하고 똑같은 입력전압에 대해 그림 10.1(a)회로의 출력전압이 이론이나 실제면에서 그림 9.2(a) 회로의 출력전압에 비해 크게 나오는 이유는 무엇일까?(Remark 9.1)에서 나온 입출력저항과 부하효과간의 관계를 염두에 두고 검토해서 정당화하라.
→ 한 회로의 전원측에서 본 입력저항이 크고 부하측에서 본 출력저항이 작으면 전압이득이 높아진다. 그 이유는 전원측 입력저항이 커야 voltage divide 원리에 의해 입력으로 대부분의 전압이 들어갈 것이고, 부하측에서 본 출력저항이 작아야 voltage divide 원리에 의해 부하로 더 많은 전압이 걸려서 전압이득이 높아지는 것이다.
즉 입력저항이 출력저항에 비해 커야 이득이 높아진다는 것이다. CC 회로는 입력저항에 비해 출력저항이 작으므로 부하와 CE 회로사이에 연결하여 부하효과를 감소시키는 amplifier가 된다.
→ 느낀점 : 이번실험은 대체적으로 잘 된 것 같다. 우선 장비고장과 인명피해가 없었고 결과값도 예상했던 만큼 비슷하게 나와서 만족했다. 일단 pspice로 돌렸을때와 직접 실험했을때를 비교해봄으로써 실험에 대한 오차를 확인할 수 있었다. 이번실험을 통해서 CE회로와 CC회로의 특성을 알았고 두 회로를 결합함으로써 전압이득이 어떻게 변하는가에 대해서 알 수 있었다. 또한 CE회로와 CE/CC 2단회로에서 볼수 있듯이 CE회로보다 CE/CC 2단 증폭기가 부하저항 변화에 따른 출력전압 변화율도 작아진다는 것도 알 수 있었다.

키워드

다단 증폭기,   트랜지스터,   결과보고,   전자전기실험,   CC BJT회로,   CE-CC 2단 증폭기 회로,   CC 2단 증폭기 회로