8-비트 binary adder design(sign and magnitude, 2's complement)

목차

1. 문제개요

2. 회로도

2. 동작

<감산기>

본문내용

ry-out
- Overflow (1 if overflow occurs)
!!!주의:
1)반드시 gate level로 design 할 것(mux, decoder, … 등은 사용할 수 없음)
2)SimUaid를 사용하지 말고, LogicWorks나 그 이상의 기능을 가진 CAD를 사용할 것.
3)symbol을 이용한 계층적구조로 만들것
제출물 : 1) design 결과 회로 프린트한 것
2) 정상적인 동작을 증명하여 보여 줄 수 있는 화면 프린트 한 것
3) 두 설계에서의 gate 수 등의 설계 복잡도를 비교 검토한 내용을 기술할 것.
2. 회로도
<오버플로를 점검하기 위한 회로>
<1bit 가산회로>
<가산회로>
<감산회로>
2. 동작
<가산기>
1) 두 양수의 덧셈 : 00111100 + 01000011 = 01111111
2) 두 양수의 덧셈(오버플로) 01011100+01100011 = (1)10111111(오버플로)
3) 양수와 음수의 덧셈 01011100+10100011 = 11111111
4) 큰양수와 양수의 덧셈(캐리발생) 10111100+01100011 = (1)00011111
5) 두 음수의 덧셈(캐리발생) 10111100+11000011 = (1)10011111
6) 두음수의 덧셈(오버플로) 10111100+10100011 = (1)01011111
<감산기>
1) 양수와 양수의 뺄셈 01011100+01100011 = 11111111
3) 양수와 음수의 덧셈 01011100+10100011 = 11111111
3) 양수와 음수의 덧셈 01011100+10100011 = 11111111

키워드

디지털공학 텀프로젝트,   8-비트 binary adder design,   sign and magnitude,   2's complement,   8-비트 binary adder design(sign and magnitude, 2'