전가산기와 감산기 예비보고서

본문내용

때에만 1이 된다.
(a) 회로도
(b) 블럭도
그림 2-1 반감산기
표 2-2 전감산기 진리표
입력
출력
X
Y
Z
D
B
0
0
0
0
0
0
0
1
1
1
0
1
0
1
1
0
1
1
0
1
1
0
0
1
0
1
0
1
0
0
1
1
0
0
0
1
1
1
1
1
전감산기(全減算器 : Full Subtractor)는
바로 윗 단의 위치에서 빌린 Z를 고려하여
X에서 Y를 빼는 감산기를 말하며, 진리표는
표 2-2와 같다.
여기서 차이 D와 자리빌림 B는 다음과 같이
된다.
명칭
기능
전압
핀 배치(Top View)
비 고
SN74HC00
Quad 2 Input
NAND
+5V
2입력의 NAND 회로가 4개 들어있다.
SN74HC04
Hex Inverters
+5V
인버터 회로가 6개 들어있다.

키워드

전가산기,   감산기,   예비보고서