가산기및감산기

소개글

가산기및감산기에 대한 보고서 자료입니다.

목차

1.실험 제목

2.실험 목적

3.실험 이론

4.결과 예상치

본문내용

뺄셈기, 즉 2 Digit Adder-subtractor 회로를 설계하
고 제작하여 동작을 검증하는 실험이었다. 이 회로를 살펴보면 세 번째 실험회로
에 보수를 취하는 select(+ or -를 선택하는 INPUT)와 xor게이트를 덧붙인 것 이
었다. select값에 0을 취할 경우 회로를 덧셈연산을 취하고, 1일 경우 보수를 더하
는 연산을 취하도록 하였다. 이 회로를 응용한다면 +버튼을 만들고 버튼을 눌렀을
경우 select에 ‘0'이 입력되게 하고 -버튼을 만들어 버튼을 눌렀을 경우 select에
’1‘이 입력되어 계산기를 만들 수 있는 기본원리가 될것 같다. 실험을 1번부터 순서
대로하면 1번에서 만든회로에 소자를 몇 개 더 추가해 2번을 만들고 3번을 만들고
할수 있었는데 우리조는 4번 실험을 가장 먼저하여 1번부터 4번까지 모든 회로를
하나씩 만들게 되었다. 시간은 많이 지연되었지만 많은 회로를 직접 제작해보게 되
어 공부하는것에 있어서는 가산요인이 되었던것 같다. 그리고 모든 결과값은 이론
값과 부합하여 만족 스러웠다.
이번실험은 디지털 회로의 FA회로, HA회로, 4 Digit Adder, 2 Digit Adder-sub
tractor에 대한 원리와 동작을 알아 볼수 있는 소중한 시간이었다. 그리고 앞으로
는 실험을 순서대로 차근차근하여 실험과 실험끼리의 상관관계도 알면서 좀더 능률
적인 공부를 하도록 하겠다.
8. References
1.측정한 실험 Data
1) 실험1 VCC = 5.0V
SUM
Carry
00
0.10
0.10
01
4.36
0.12
10
4.36
0.12
11
0.11
4.36
2) 실험2 VCC = 5.0V
SUM
Carry
000
0.09
0.07
001
4.24
0.07
010
4.36
0.07
011
0.10
4.38
100
4.35
0.07
101
0.10
4.38
110
0.09
4.38
111
4.24
4.38
3) 실험3 VCC = 5.0V
※Carry0이 0일때는 입력값 맨앞 숫자가 0으로 표시.
Carry0이 1일때는 입력값 맨앞 숫자가 1로 표시.
Carry0=0
SUM0
SUM1
Carry1
Carry0=1
SUM0
SUM1
Carry1
00000
0.09
0.09
0.09
10000
0.06
4.65
0.07
00001
0.09
0.09
4.64
10001
0.09
4.54
4.54
00010
0.08
4.64
0.09
10010
0.09
0.07
4.53
00011
0.09
4.64
4.64
10011
4.65
0.06
0.06
00100
0.08
0.07
4.65
10100
0.07
4.53
4.53
00101
4.64
0.09
0.09
10101
4.68
4.65
0.08
00110
0.08
4.38
4.38
10110
4.54
0.07
0.07
00111
4.78
4.78
0.03
10111
4.67
0.07
4.67
01000
0.05
4.72
0.05
11000
0.05
0.05
4.88
01001
0.06
4.63
4.63
11001
4.66
0.06
0.06
01010
0.05
0.05
4.79
11010
0.07
4.67
4.70
01011
4.82
0.06
0.06
11011
4.65
4.78
0.08
01100
0.07
4.73
4.73
11100
4.75
0.04
0.07
01101
4.76
4.77
0.08
11101
4.77
0.09
4.63
01110
4.81
0.09
0.09
11110
4.65
4.65
0.09
01111
4.79
0.05
4.79
11111
4.76
4.68
4.79
4) 실험4 VCC = 5.0V
※select가 0일때는 입력값 맨 앞숫자가 0으로 표시.
select가 1일때는 입력값 맨 앞숫자가 1로 표시.
sel=0
SUM0
SUM1
Carry1
sel=1
SUM0
SUM1
Carry1
00000
0.06
0.07
0.06
10000
4.67
0.06
0.06
00001
0.05
0.07
4.68
10001
0.08
0.08
4.67
00010
0.05
4.73
0.06
10010
0.07
4.54
4.54
00011
0.06
4.68
4.67
10011
0.06
4.64
0.07
00100
0.07
0.08
4.77
10100
4.76
0.07
4.76
00101
4.64
0.07
0.06
10101
4.68
0.08
0.08
00110
0.08
4.67
4.67
10110
4.72
4.72
0.06
00111
4.68
4.70
0.07
10111
0.09
4.65
4.65
01000
0.07
4.65
0.06
11000
4.80
4.80
0.06
01001
0.06
4.68
4.72
11001
0.07
4.78
4.78
01010
0.05
0.06
4.56
11010
4.76
0.06
0.06
01011
4.67
0.08
0.08
11011
0.09
0.09
4.54
01100
0.09
4.68
4.68
11100
4.67
4.67
4.67
01101
4.68
4.68
0.06
11101
4.82
4.82
0.06
01110
4.68
0.07
0.07
11110
4.64
0.08
4.64
01111
4.78
0.06
4.78
11111
4.72
0.06
0.07
2.참고문헌 및 사이트
1)디지털 논리와 컴퓨터 설계 -M.Morris Mano and Chaarles R.Kime
2)http://www.alldatasheet.co.kr (데이터시트)
3)http://blog.naver.com/newlogin_kr?Redirect=Log&logNo=140027489908l(가산기)
4)http://blog.naver.com/tjrnsoehd21?Redirect=Log&logNo=50006917230(반가산기)
5)http://princess.kongju.ac.kr/ (공주대학교 디지털 가상실험실)
6)http://princess.kongju.ac.kr/DigitalMain/dvlec/textbook/chap06/digital06_frame.htm
(가산기, 감산기에 대한 전반적 이론과 소자들의 데이터시트 자료)
3. Datasheet

키워드

가산기,   감산기,   가산기 및 감산기