Ch4. 논리함수와 간략화<디지털회로실험//경희대학교>

소개글

Ch4. 논리함수와 간략화<디지털회로실험//경희대학교>에 대한 보고서 자료입니다.

목차

1. 목적

2. 이론

3. 사용기기 및 부품정보

4. 실험과정 및 결과예측

5. 참고자료

본문내용

전달지연시간은 평균 15nsec, 패키지당 소비전류는 평균 16mA이다.
TTL 7432 (quad 2-input OR Gate)
- 4개의 정 논리 OR 게이트는 각각 독립적으로 동작한다. 각 게이트에 있어서 두 입력중 하나라도 ‘1’상태이면 출력은‘1’상태가 되고, 입력이 모두‘0’상태이면 출력은‘0’상태가 된다. 14개의 핀을 가지고 있으며 전달지연시간은 평균 12nsec, 패키지당 소비전류는 평균 19mA이다.
4. 실험과정 및 결과예측
(1) 그림4-3과 같은 회로를 결선하고 입력변화에 따른 출력값을 측정하라.
(a) NAND 게이트 회로 (b) Invert OR 게이트 회로
(c) Invert AND 게이트 회로 (d) NOR 게이트 회로
그림4-3 드-모르간의 정리를 증명하기 위한 실험회로
(2) 그림4-4와 같은 회로를 결선하고 입력변화에 따른 출력값을 측정하라.
그림4-4 응용회로
(3) 그림4-5(a)와 (b)의 두 회로를 결선하고 입력변화에 따른 출력값을 측정하라.
(a)
(b)
그림4-5 응용회로
(4) 진리표에 의한 표준전개에 의한 적의합 형식(최소항 형식)으로 하면 논리식 X는 아래의 식과 같다.
X = ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD
이것을 카르나도표로 나타내면 그림4-6과 같다.
AB
CD
00
01
11
10
00
01
1
11
1
1
1
1
10
1
1
그림4-6 카르나도표
그림4-7의 회로를 결선하고 위와 같은 입력변화에 따른 출력 Y값을 측정라.
그림4-7 간략화 회로
(5) 그림4-8의 응용회로를 결선하고 입력 A, B, C, D의 변화에 따른 출력 W, X, Y, Z를 측정하여 표4-13을 완성하여라.
그림4-8 응용회로
(6) 그림4-9의 회로를 결선하고 입력 W, X, Y, Z의 변화에 따른 출력 F값을 측정하라.
그림4-9 간략화 회로
5. 참고자료
① TTL응용 실무 / Don Lancaster / 한국과학원 / 1977. 6. 30 / p.37 ~ p.119
② 디지털공학실험 / 이병기 / 喜重堂 / 1992. 2. 25 / p.29 ~ p.38
③ 디지털 시스템 / 송상훈 외7명 / 인터비젼 / 2005. 3. 28 / p.71 ~ p.80, p.80 ~ p.83, p.233 ~ p.236
④ http://blog.naver.com/jka0511?Redirect=Log&logNo=140012216847

키워드

논리함수,   논리함수와 간략화,   디지털회로실험,   경희대,   경희대학교