Verilog를 이용한 주파수 카운터 설계

소개글

Verilog를 이용한 주파수 카운터 설계에 대한 보고서 자료입니다.

목차

1주차 보고서 부터
최종 보고서 (7차)까지 첨부

본문내용

(최종보고서의 일부)
Ⅰ. 개 요
(중략)
Frequency Counter라는 Digital System을 Hardware Description
Language(Verilog-HDL)를 이용하여 구현하였다. 평소에 주파수에 관한
내용이 워낙 어렵다고 생각을 하고 있어서 쉽고, 간단하게 미리 정해놓
은 수치를 사용했다. 처음 Project를 시작할 때에는 4개의 숫자와 4개
의 소수점, 3개의 단위를 이용하여 구현하려고 했었지만 8개의 숫자,
4개의 소수점, 3개의 단위로 해도 결과 값에 크게 변동이 없을 것 같아
서 8자리로 결정하였다. 이제 간단하게 Frequency Counter가 무엇인지
정리하고 이번 Project의 설계 및 구현, 사양, 알고리즘에 대한 설명을
하겠다.
Frequency Counter란 주파수 대역을 자동으로 찾아 외부에서 입력되는
파형의 주파수를 측정하는 기능을 하는 Digital 회로이다. 측정하는
주파수는 장치가 표시할 수 있는 범위를 벗어날 때 주파수 단위를 Hz,
KHz, MHz로 바꾸어 최적의 유효숫자로 주파수 값이 표현되는 기능을
한다. 이번 Project에서는 직접 입력을 통하여 입력된 값의 주파수를 출
력파형으로 나타내지만, 실험을 통해서 함수 발생기 등으로 입력 값
을 조절해주면 실제 주파수를 측정하여 결과로 출력해 볼 수 있을 것
같다.
Ⅱ. 설계사양
ⅰ) Frequency Counter의 설계 사양
1) 기본적 설계 사양
① 주파수를 표시하는 패널은 8개의 7 Segment를 이용하여 십진수
숫자로 표시하며 소수점이 각 숫자 사이에 LED로 표시되어 실수의
값을 나타내도록 설계한다.
② 주파수를 측정하려는 Clock 파형(Funknown)과 함께 주파수가 정확
하게 알려진 Clock 파형 (Freference)이 사용된다. 장치 내에는 2개
의 Counter가 존재하는데 각각은 Funknown과 Freference Clock 파형
이 가해져 파형의 개수를 세게 된다. 일정한 시간동안 측정
된 Funknown의 Clock 개수로 Funknown의 주파수를 알아내게 된다.
일정한 시간이란 Freference를 일정한 개수만큼 세는 시간으로 결정
되도록 한다.

해당자료는 한글2002나 워디안 자료로 한글97에서는 확인하실 수 없으십니다.

키워드

Verilog,   Frequency,   Counter,   설계,   프로젝트,   quartus