예비,결과보고서 - 2비트 전가산기

목차

●실험 목적

●실험 원리
○ 반가산기 (Half-Adder, HA)
○ 전가산기 (Full-Adder, FA)
○ 반감산기 (half subtracter , HS)
○ 전감산기 (full subtractor , FS)

● 결과보고서
○ 비고 및 고찰
○ 문제
○ 고찰

본문내용

0
0
0
3.4mV
0
0.14V
0
0
1
1
4.95V
0
0.14V
0
1
0
1
4.95V
0
0.14V
0
1
1
0
5.4mV
1
3.9V
1
0
0
1
4.95V
0
0.14V
1
0
1
0
5.3mV
1
3.68V
1
1
0
0
3.5mV
1
3.68V
1
1
1
1
4.95V
1
3.68V
실험 1 의 결과를 기입하라.
2. 실험 2 의 결과를 기입하라.
3. 실험 3 의 결과를 기입하라.
X
Y
B
D
0
0
0
1.7mV
0
8.3mV
0
1
1
4.96V
1
4.96V
1
0
0
1.7mV
1
4.96V
1
1
0
2.2mV
0
4.8mV
4. 실험 4의 결과를 기입하라.
X
Y
BI
B0
D
0
0
0
0
147mV
0
147mV
0
0
1
1
3.71V
1
4.28V
0
1
0
1
3.56V
1
4.24V
0
1
1
1
3.28V
0
135mV
1
0
0
0
135mV
1
4.32V
1
0
1
0
142mV
0
129mV
1
1
0
0
123mV
0
146mV
1
1
1
1
4.52V
1
4.37V
○ 비고 및 고찰
이번 실험은 저번 시간에 배웠던 IC소자들을 이용하여 반가.감산기 전가.감산기의 회로를 구성하고 특성을 알아보는 것이었다. 반가산기 두 개를 이용하여 전가산기 회로를 구성하는 경우 IC소자로 반가산기를 두 개 만드는 것이 아니라 한 IC소자에 두 번 연결하여 구성하였다. 이것은 IC소자의 특성상 4개 까지 연결 할 수 있기 때문이다. 이렇게 함으로써 회로가 복잡해 지고 선이 꼬이기도 했지만 회로를 구성하다보니 익숙해질 수 있었다.
IC소자에는 7번에 GND와 14번의 기본 입력 5V를 주었고, 입력에 따른 출력값의 오차는 신경쓰지 않았다. 회로구성시 선이 공중으로 뜨고 선이 닳고 측성시 흔들림등이 오차의 원인일 것이다.
반가산기는 합과 자리올림이 발생하는데 2진수의 덧셈을 그대로 나타내 주었다.
전가산기는 기본 두 입력의 뿐만 아니라 자리올림까지 포함하여 세자리의 덧셈을 수행할 수 있었다. 1+1+1 일 경우 1+1의 합 0과 자리올림1의 합인 1이 총합으로 생기고 최종 자리올림 1이 생기게 된다.
반감산기에서는 0-1의 경우 빌리는 값이 생겨 1이 되고 결과 값은 2진수임에 2-1에서 남는 1이 된다.
전감산기에서는 입력에서 하위비트 뺄셈 연산에서 발생한 자리내림수가 생겨 3자리 연산을 수행하여 결과값에서는 차와 현재 뺄셈 연산에서 발생한 자리내림수가 생긴다.
○ 문제
1.1. NAND게이트만을 이용하여 반가산기를 구성하여라
2. 문제 1.에서 각 게이트 출력의 논리식을 쓰고, 부울대수를 이용하여 합과 자리올림수의 올바른 출력식을 나타내어라.
S= B + A = A B
C= A B = AB
○ 고찰
1. 1. 실험 1, 2, 3, 4의 결과를 이용하여 가산기 및 감산기의 출력을 부울대수식으로 유도하라.
실험 1 S = XY' + X'Y
C = XY
실험 2 C = XY + XY' + X'Y
S = X'YZ' + XY'Z + XYZ + X'Y'Z
실험 3 D = X'Y
B = X'Y + XY'
실험 4 D = X'Y + XY + X'Y'
B = X'YZ' + XY'Z' + XYZ'
2. <그림 3-7>의 논리식을 유도하여 간단히 표현하라.
S0 = A0'B + A0B'
S1 = (A0B0)'(A1B1'+A1'B1) + (A0B0)(A1B1'+A1'B1)'
C = A1B1 + A0B0(A1B1+(A1B1)')
3. <그림 3-4>를 이용하여 3bit ripple carry 방식의 가산기를 구성하라.
한 누산기에서 다음 누산기로 자리 올림을 하는 것
4. <그림 3-4>와 다른 회로의 전가산기를 구성하라.

키워드

예비 보고서,   결과 보고서,   2비트 전가산기,   전가산기,   2비트