(전자공학) 반전증폭기 실험

소개글

(전자공학) 반전증폭기 실험에 대한 보고서 자료입니다.

목차

1. 실험 목적

2. 관련 이론

3. 반전 증폭기 P-spice 시뮬레이션 수행 결과

4. 시뮬레이션 결과

본문내용

차이가 있면 출력으로 나타나게 된다. 그러나 출력은 -입력측으로 피드백되기 때문에 출력이 나오지 않게 된다. 즉 부궤환은 차동입력의 전압차이를 상쇄시키는 작용을 하여 결과적으로 연산 증폭기의 +와 - 입력이 항상 동일한 전압이 되도록 하는데, 이것을 가상단락 이라하여 연산증폭기를 이해하는데 기본이 되는 특성이다. 이 가상단락은 두입력이 실제로 접속되어 있지 않지만 두 입력 단자 간 전위차가 없기 때문에 접속되어 있다고 가정하고 회로를 간략화 하면 저항의 비만으로 증폭도가 결정되게 된다.
이상적인 연산 증폭기
일반적으로 연산 증폭기는 두 개의 입력 단자와 하나의 출력 단자를 가지며 그 이득 (gain)은 상당히 커서 적어도 ~105 이상이 된다. 그림 1(a)에 도시된 것이 연산 증폭기의 기호다. 연산 증폭기는 기본적으로는 (+)와 (-) 입력 단자에 가해지는 전압의 차이를 입력으로 하여 이에 상응하는 출력을 나타내는 일종의 차등 증폭기다.
이상적인 연산 증폭기는 다음과 같은 특성을 가진다:
증폭도 G = ∞
υn = υp 일 때 υo = 0 [그림 1(b) 참조]
동작 주파수 대역폭 BW (band width) = ∞
입력 임피던스 Zi = ∞
출력 임피던스 Zo = 0
이와 같은 특성을 감안하여 연산 증폭기의 모델을 만들면 된다. 물론 실제 제품들은 이 특성들을 정확히 만족시키지는 못하겠지만 거의 비슷한 수준은 되므로, 이 특성들을 기반으로 하여 회로를 설계해도 별 무리가 없겠다.
3. 반전 증폭기 P-spice 시뮬레이션 수행 결과
회로도 -
시뮬레이션 결과 값:Run to Time :10ms

키워드

연산증폭기,   반전증폭기,   비반전증폭기,   opamp,   전자공학,   전자회로실험,   기초전자회로실험,   기초전기공학실험