출력단 증폭기 측정 실험 보고서
본 자료는 3페이지 의 미리보기를 제공합니다. 이미지를 클릭하여 주세요.
닫기
  • 1
  • 2
  • 3
  • 4
  • 5
  • 6
  • 7
  • 8
  • 9
  • 10
해당 자료는 3페이지 까지만 미리보기를 제공합니다.
3페이지 이후부터 다운로드 후 확인할 수 있습니다.

소개글

출력단 증폭기 측정 실험 보고서에 대한 보고서 자료입니다.

목차

1. Introduction
2. Problem Statement
3. Implementation
4. Result
5. Conclusion & Evaluation

본문내용

IC = 5.64V * 700uA = 3.94*10-3W
1 k일 때, = VCE*IC = 5.63V * 200uA = 1.13*10-3W
10 k일 때, gm = IC / VT = 28mA/V , re = α / gm = 0.99 / 28mA/V = 35.4Ω
1 k일 때, gm = IC / VT = 8mA/V , re = α / gm = 0.99 / 8mA/V = 123.8Ω
E1.2 Signal Operation
측정: 실험 (a),(b)를 부하저항 에 대해 각각 실행하시오.
a) 오실로스코프로 노드 S, A, B, 의 전압을 측정하라. S부터 B와 A부터 B의 전압 이득을 계산하여라. 또한 A에서 입력 임피던스도 계산하여라.
b) 오실로스코프의 화면의 중앙을 0V로 설정하고, DC 결합을 이용하여 노드 S 와 B의 전압을 관측하시오. 입력을 서서히 증가시키면서 + peak와 - peak 의 포화 값 를 구하시오.
IC
효율
10k
1.04V
1.68V
1.56V
34V
-86V
700uA
2.22kΩ
11.4kΩ
71.4V/V
187.5A/A
1k
1.04V
1.88V
1.60V
52V
-94V
200uA
36.2kΩ
77.7V/V
1.74A/A
*파형의 크기가 너무 작게 나와서, 감쇄율을 조정해서 실제보다 10배 크게 측정되었습니다.
-> 10k 일 때, = ( β +1 )( re +re // RL) = 11.4kΩ
1k 일 때, =( β +1 )( re +re // RL) = 36.2kΩ
은 10k 일 때 IC = 700uA 이고, 그때의 전압은 1.56V이므로 ,
= 1.56V/700uA = 2.22kΩ
-> = 10k 일 때 , 측정
-> = 10k 일 때 측정
-> = 10k 일 때 , 측정
-> = 1k 일 때 , 측정
-> = 1k 일 때 측정
-> = 1k 일 때 , 측정
분석: 여러분들이 E1.1의 data를 사용하여 얻은 계산값과 입력저항과 얻은 이득을 비교하여라. E1.1의 주어진 전압측정값과 peak limiting 값의 상호관계를 설명해보시오.
E2.1 DC bias
측정:
a) DMM으로 노드 A, B, C, D 을 측정하라.
428.5mV
413.0mV
5.04V
-4.95V
160uA
1000uA
41.3uA
E2.2 Signal Operation
측정:
(a)
204mV
700mV
384mV
X
X
(b)
2.56V
X
X
X
X
(c)
2V
2.04V
X
X
X
(d)
12.1V
11.6V
10.4V
X
X
(e)
11.8V
X
10.4V
62mV
64mV
-> (a) , 측정, 는 파형이 작아서 감쇄율 조정하여 실제보다 10배 크게 했음.
-> (a) 측정,
-> (b) , 측정
-> (c) , 측정
-> (c) , 측정
-> (d) , 측정
-> (d) , 측정
-> (e) , 측정
-> (e) , 측정, 파형이 너무 작게 나와서 감쇄율을 조정해서 실제보다 10배 크게 했습니다.
E3.1 DC Operation
측정:
a) 노드 S, A, B, C, D, E, F, H 을 DVM으로 측정하고 , 의 bias 전류를 구하시오.
VS
VA
VB
VC
VD
VE
VF
VH
IC1
IC2
1.19mV
0.56V
-0.56V
15.93mV
3.70mV
5.05V
-5.05V
9.74mV
1mA
1mA
-> VDD = 5.06V , Vss = -5.06V로 측정되었습니다.
분석: 다이오드 D1과 BJT Q1 및 D2와 Q2는 대칭적인 Widlar 형 전류 미러로 볼 수 있으며,의 값을 조절함으로써 바이어스 전류를 조절할 수 있다. 다이오드 전류 ID1과 Q1의 바이어스 전류 IC1의 비는 얼마인가? IC1과 IC2의 offset은 얼마인가?
-> R1에 흐르는 전류는 (5V - 0.56) / 10kΩ = 450uA, Base에 흐르는 전류는 450uA에 비하면 아주 작기 때문에 무시하면, D1에 흐르는 전류는 450uA이다.
그러므로 ID1 : IC1 = 450uA : 1000uA = 1: 2.22, IC1 = 2.22ID1
IC1과 IC2의 offset전류는 트랜지스터 Q1과 Q2가 대칭이 되었고, IC1과 IC2가 같게 나왔기 때문에 offset 전류는 0A이다.
E3.2 Signal Operation at Low and High Current Levels
측정:
a) 노드 S, I, H 의 전압을 측정하라.
b) 출력 전압이 포화되기 직전까지 입력전압을 올리고, 이 때 노드 I, H의 peak 전압을 측정하시오.
vs
vi
vh
vI+
vH+
vI-
vH-
-108mV
220mV
192mV
6.80V
4.48V
-6.40V
-4.48V
-> 노드 I, H 측정
분석: 출력 신호의 clipping level과 컬렉터 전압, 바이어스 전류 및 와의 상관관계를 설명해 보시오.
-> 입력신호가 0.5V정도 이상 올라가면 Q2는 off 되고 ,Q1만 on 되어서 Emitter follwer로 동작하는데, 출력 신호의 clipping level은 Q1의 입력전압이 커져서 saturation region으로 될 때 clipping이 발생한다. saturation이 될려면 VCB < -0.4V이므로, VA < 5.4, 다이오드에서 전압강하가 일어나므로, 양의 전압에서는 약 6V이상이 되면 saturation region으로 되어서 clipping이 일어난다. 음의 전압도 같은 방식으로 -6V이하가 되면 saturation region이 된다. 바이어스 전류가 커지면 전압강하가 커져서 컬렉터 전압이 더 낮아지기 때문에 clipping 이 되는 입력전압은 더 낮아지게 된다. 그리고 가 커지면 바이어스 전류도 커지므로, clipping이 되는 입력전압이 낮아진다.
5. Conclusion & Evaluation
이번실험은 기본 출력단 topology 에 대해서 실험을 하였는데, 처음보는 내용이라 분석하는데 많은 어려움이 있었다. 각 출력단마다 각기 다른 특성이 있는데, 이번실험을 통해 출력단의 특성을 알 수 있게 되었다. Class-B의 경우 파형이 왜곡되어서 나오는데, 다이오드를 이용해 파형이 왜곡되는 특성을 보완해주는게 새로웠다.
  • 가격1,000
  • 페이지수10페이지
  • 등록일2008.12.26
  • 저작시기2008.12
  • 파일형식한글(hwp)
  • 자료번호#509108
본 자료는 최근 2주간 다운받은 회원이 없습니다.
청소해
다운로드 장바구니