2 Bit Up/Down Binary Counter

본문내용

ynchronous Reset ( 비동기 리셋 입력을 가지는 D-FF)
리셋신호가 들어오자마자 리셋동작(출력이 0)이 일어난다.
2. D Flip-flop with synchronous Reset ( 동기 리셋 입력을 가지는 D-FF)
리셋신호가 들어와도 다음 상승에지 순간에 리셋동작이 일어난다.
1. 2 Bit Up/Down Binary Counter
* Counter(카운터)
: 클럭 펄스가 하나씩 인가될 때마다 미리 정해진 순서대로 상태가 반복되는 순차회로를
말한다. n비트 이진 카운터는 n개의 플립플롭으로 구성되며, 2n개의 상태를 가지는 카
운터를 말한다.
* 2비트 이진 카운터는 2개의 플립플롭으로 구성되고, 2*2=4가지 상태 (00, 01, 10, 11)
를 가진다. 만일 카운터의 상태값이 증가하는 순서로 변화된다면 증가형 카운터(up
counter), 감소하는 순서로 변화된다면 감소형 카운터(down counter)라고 말한다.
증가기능과 감소기능을 모두 가지고 있으면 증감형 카운터(up/down counter)라고
한다.
상태표
State
S
S0
00
S1
01
S2
10
S3
11
Rst
S(Q1 Q0)
S+(Q1+ Q0+)
D(D1 D0)
Down=0
Down=1
Down=0
Down=1
1
--
00
00
00
00
0
00
01
11
01
11
0
01
10
00
10
00
0
10
11
01
11
01
0
11
00
10
00
10
D1 D0
Q1Q0
Down
00
01
11
10
0
0
1
0
1
1
1
0
1
0
Q1Q0
Down
00
01
11
10
0
1
0
0
1
1
1
0
0
0
D1 = DownQ1Q0 D0 = Q0'
소스 코드
test_d_ff 을 컴포넌트로 선언하였다. 또한 시그널 D1,D0,Q1,Q0를 선언하고 위에서
카노맵을 통해 구한 논리식을 대입하였다.
시뮬레이션 캡춰
Down=0 일 때는, 증가형 카운터로 클럭이 발생할 때 마다 상태값이 0→1→2→3으로
증가하고, Down=1 일때는, 감소형 카운터로 3→2→1→0으로 감소한다.
출력Y를 이진수로 나타내어 보았다.
2. Mealy Machine
밀리 머신의 순서회로 출력(Z)은 메모리의 현재상태(Q) 뿐만 아니라 외부 입력(X)의
논리 식에 의해 결정된다.
cf) 무어 머신의 순서회로 출력(Z)은 메모리의 현재상태(Q)만에 의해 결정된다.
상태표
State
S
S0
00
S1
01
S2
10
S3
11
Rst
S(Q1 Q0)
S+(Q1+ Q0+)
D(D1 D0)
Z
X=0
X=1
X=0
X=1
X=0
X=1
1
--
00
00
00
00
--
--
0
00
10
01
10
01
0
1
0
01
11
11
11
11
0
0
0
10
10
00
10
00
1
0
0
11
00
00
00
00
1
0
Q1Q0
X
00
01
11
10
0
1
1
0
1
1
0
1
0
0
Q1Q0
X
00
01
11
10
0
0
1
0
0
1
1
1
0
0
D1 D0
D1=Q1'Q0 + X'Q0' D0=Q1'Q0 + XQ1'
Q1Q0
X
00
01
11
10
0
0
0
1
1
1
1
0
0
0
Z
소스 코드
입력을 clk,Rst,X 출력을 Z, Y (2비트)로 설정하고, test_d_ff를 컴포넌트로 선언하였 다. 시그널과 출력(Z)에 위에서 카노맵을 통해 구한 논리식을 대입하였다.
시뮬레이션 캡춰
비동기 리셋입력을 가지는 D-FF을 사용했기 때문에, 클럭에 상관없이 상태표와 같이
200ns근처에서 S2(10)에서 X=0일 때 Z=1, 300ns근처에서 S0(00)에서 X=1일 때 Z=1,
500ns근처에서 S3(11)에서 X=0일 때 Z=1 값이 나왔다.

키워드

2 Bit Up/Down Binary Counter,   밀리,   무어,   MAXPLUS2