전자회로실험 결과보고서-공통소스 증폭기

본문내용

는 정상회로와 거의 비슷함을 알 수 있는데 이 이유는 부하저항을 제거함으로써 전압이득이 증가하지만 바이패스 캐패시터까지 제거함으로써 이를 상쇄시키는 역할을 함으로 인해 전압이득은 거의 정상회로와 비슷하게 나옴을 예상할 수 있었다. 그리고 우리조는 실험중 바이패스 캐패시터만 제거하여 실험을 하였는데 바이패스 캐패시터를 제거하였을 경우 전압이득이 정상회로에 비해 무척이나 감소함을 알 수 있었다.
실험 22장에 대한 복습문제
1. 그림 22-1의 회로에서 IDSS=10㎃, gm0=5000㎲일 때, 게이트로부터 드레인으로의 전압이득은 대략 얼마인가?
(a) 0.6 (b) 0.7
(c) 2 (d) 4
⇒ 위에서 설명한 공식들을 각각 이용해 보면, ID=2.147mA가 되고, VGS=-2.147V가 된다. 또한 VGS(off)=4V이므로, gm=7684uS가 된다. 여기서 rD=824.6Ω이므로 Av=gm×rD=7648uS×824.6Ω
=6.3이므로 답은 4와 가장 유사하다.
2. 드레인에서의 신호는 게이트의 신호와 얼마나 위상차가 나는가?
(a) 0° (b) 45°
(c) 90° (d) 180°
⇒ VG값의 증가로 인해 VGS값은 감소하게 된다. 즉 VGS=VG-VS로 VGS가 절대값을 취하게 되면 VGS값은 감소하게 된다. 이것으로 인해 ID값이 증가하게 되는데 이는 VGS=VG-ID×RS로 인해 확인해 볼 수 있다. ID값의 증가는 다시 VD값의 감소를 가지고 오는데 이는 VD=VDD-ID×RD로 확인해 볼 수 있다. 결론적으로 입력신호(VG)의 증가하는 동안 출력신호(VD)가 감소함으로써 결국 180°의 위상차가 존재한다는 것을 알 수 있다.
3. 그림 22-1에서 소스 바이패스 캐패시터를 제거하면 전압이득은 어떻게 변하는가?
(a) 증가한다. (b) 감소한다. (c) 변동이 없다.
⇒ 으로 인해 분모가 커지므로 전압이득은 감소한다.
4. 그림 22-1의 회로에서 부하저항 RL 증가하면 전압이득은 어떻게 변하는가?
(a) 증가한다. (b) 감소한다. (c) 변동이 없다.
⇒ 에 의해 분자의 값이 증가함으로 전압이득은 증가한다.
5. 그림 22-1의 공통소스 증폭기의 동작은 바이폴라 트랜지스터의 어느 것과 유사한가?
(a) 공통베이스 증폭기(b) 공통컬렉터 증폭기
(a) 공통이미터 증폭기(b) 이미터플로어
⇒ 위상이 180° 차이가 나며 회로의 모든 구성이 BJT와 거의 유사하다.
(위에서 자세히 설명하였음)

키워드

공통소스 ,   증폭기,   전자회로실험