목차
1. 실험 결과
2. 검토 및 보고사항
11. 동기계수기
1. 실험 결과
2. 검토 및 보고사항
3. 반성 및 토의
4. 실험 관련 이론
5. 참고 문헌
2. 검토 및 보고사항
11. 동기계수기
1. 실험 결과
2. 검토 및 보고사항
3. 반성 및 토의
4. 실험 관련 이론
5. 참고 문헌
본문내용
카운터가 로드 및 클리어 입력이 있는 동기식 4비트 2진 카운터 74LS163인데, 내부 논리도는 그림 6-17에 보인다. 163은 로드 및 클리어기능을 내부적으로 용이하게 하기 위해아 T 플립플롭을 대신 D 플립플롭을 사용하고 있다. 각 D입력은 OR 게이트 하나와 AND 게이트 둘로 구성된 2입력 멀티 플렉서에 의해 구동된다. /CLR 입력이 유효하면, 멀티플렉서 출력은 0이 된다. 그렇지 않을 경우, 멀티플렉서의 위쪽 AND 게이트가 /LD 입력이 유효할 때, 데이터 입력 (A, B, C 또는 D)을 출력으로 전달한다. 만약 /CLR 이나 /LD 입력 둘 다 유효하지 않으면, 아랫쪽 AND 게이트 XNOR 게이트의 출력을 멀티 풀렉서의 출력으로 전달한ㄷ.K
'163에서 XNOR 게이트들이 계수기능을 수행한다. 각 XNOR 의 한 입력은 같은 위치의 계수 비트 (QA, QB, ZC 또는 QD )이며; ENP, ENT 의 두 인에이블 입력이 유효하고, 동시에 하위 계수비트들이 모두 1 일 때 XNOR 의 다른 한 입력이 1 이 되어 계수 비트를 보수화(complement)시킨다. RCO(ripple carry out) 신호는 최상위 비트 값이 1이 된다. 그림 6-18에 74LS163의 전통적인 논리기호를 보이고, 표 6-1에 그 기능을 요약해 본다.
대부분의 MSI 카운터가 인에이블 입력을 갖고 있지만, 가끔은 끊임없이 인에이블 된 상태에서 연속동작모드(free-running mode)로 사용될 경우가 있다. 그림 6-19에는 ‘ 163을 이러한 방법으로 동작시키기 위한 연결형태를 보이고 있으며, 그림 6-20에는 결과적인 출력파형을 보이고 있다. QA 에서부터 시작하여 각 신호는 이전 신호에 비하여 주파수가 반이 됨을 유의하라. 그래서 연속동작 ’163은 불필요한 상위 출력비트들을 무시하고 2분주 및 4, 8, 16 분주 카운터로 사용될 수 있다.
‘163은 완전히 동기식임에 주목하라. 즉 CLK 의 상승에지서만 출력이 변한다. 어떤 응용에서는 비동기 클리어 기능을 요구하기도 하는데, 74LS161에서도 그 기능을 제공한다. ’161은 ‘163 과 핀배치가 같으나, /CLR 입력은 내부 플립플롭의 비동기 클리어입력들에 직접 연결되어 있다.
5. 참고 문헌
최신 디지털 회로 설계
이태원 임인칠 공저.
LOGIC AND COMPUTER DESIGN FUNDAMENTALS
PRENTICSE HALL
'163에서 XNOR 게이트들이 계수기능을 수행한다. 각 XNOR 의 한 입력은 같은 위치의 계수 비트 (QA, QB, ZC 또는 QD )이며; ENP, ENT 의 두 인에이블 입력이 유효하고, 동시에 하위 계수비트들이 모두 1 일 때 XNOR 의 다른 한 입력이 1 이 되어 계수 비트를 보수화(complement)시킨다. RCO(ripple carry out) 신호는 최상위 비트 값이 1이 된다. 그림 6-18에 74LS163의 전통적인 논리기호를 보이고, 표 6-1에 그 기능을 요약해 본다.
대부분의 MSI 카운터가 인에이블 입력을 갖고 있지만, 가끔은 끊임없이 인에이블 된 상태에서 연속동작모드(free-running mode)로 사용될 경우가 있다. 그림 6-19에는 ‘ 163을 이러한 방법으로 동작시키기 위한 연결형태를 보이고 있으며, 그림 6-20에는 결과적인 출력파형을 보이고 있다. QA 에서부터 시작하여 각 신호는 이전 신호에 비하여 주파수가 반이 됨을 유의하라. 그래서 연속동작 ’163은 불필요한 상위 출력비트들을 무시하고 2분주 및 4, 8, 16 분주 카운터로 사용될 수 있다.
‘163은 완전히 동기식임에 주목하라. 즉 CLK 의 상승에지서만 출력이 변한다. 어떤 응용에서는 비동기 클리어 기능을 요구하기도 하는데, 74LS161에서도 그 기능을 제공한다. ’161은 ‘163 과 핀배치가 같으나, /CLR 입력은 내부 플립플롭의 비동기 클리어입력들에 직접 연결되어 있다.
5. 참고 문헌
최신 디지털 회로 설계
이태원 임인칠 공저.
LOGIC AND COMPUTER DESIGN FUNDAMENTALS
PRENTICSE HALL