TTL게이트와 PLD를 이용한 논리회로 실험 [3장 결과]

소개글

TTL게이트와 PLD를 이용한 논리회로 실험 [3장 결과]에 대한 보고서 자료입니다.

목차

<결과>

4.가산기

[목적]

[기본이론]

본문내용

이때 합을 S, 자리올림수를 C로 한다면 4가지 상태 중 1+1=10인 상태에서 자리올림수가 발생된다.(S=0,C=1). 이와 같은 과정을 수행하는 장치를 반가산기라고 하고 진리표는 다음과 같이 된다
표 4.1에서 합(S)와 자리올림수(C)의 논리식을 구하면 다음과 같다.
S = A · B + A · B = A + B
C = A · B
입력
출력
A
B
S
C
0
0
0
0
0
1
1
0
1
0
1
0
1
1
0
1
2.전가산기
A, B en 입력 외에 앞단으로부터 1개의 자리올림수도 동시에 가산을 행할 수 있는 회로를 전가산기회로라 한다. 만약 A=011과 B=101을 더하는 경우를 생각해보자.
n-1번째 다리에서 발생한 자리올림수 (Cn-1)1과 A(1), B(0)의 세 수가 합해져 합 Sn은 0이 되고 다시 이 자리에서 자리올림수 (Cn)1이 발생되어 다음 자리 (n+1)에 합해주어야 된다.
이러한 과정을 수행하는 장치를 전가산기라고 하고 진리표는 표 4.2와 같다.
입력
출력
An
Bn
Cn-1
Sn
Cn
0
0
0
0
0
0
0
1
1
0
0
1
0
1
0
0
1
1
0
1
1
0
0
1
0
1
0
1
0
1
1
1
0
0
1
1
1
1
1
1

키워드

TTL게이트,   PLD,   논리회로실험,   논리회로,   청주대,   오픈컬렉터