실험 13. CMOS-TTL interface(결과보고서)

소개글

실험 13. CMOS-TTL interface(결과보고서)에 대한 보고서 자료입니다.

목차

1. 실험 결과정리
2. 실험 분석 및 고찰
3. 설계 및 고찰
실험 결과에서 본 CMOS의 TTL interface의 원리를 설명하라.
CMOS와 TTL interface 회로에 대하여 설명하라.

본문내용

따라서 TTL 출력에는 HCT와 같이 TTL level에 맞추어진 CMOS logic을 사용한다. CMOS 출력은 HCT type도 high가 5V이므로 TTL에 연결하는데 문제가 없다. HCT와 같은 logic을 사용하지 안으면 1 정도 pull-up 저항을 연결하여 사용할 수도 있다. 단, 저항을 사용하면 저항값이 커지면 동작 가능 주파수가 떨어지는 단점이 있다.
2. CMOS와 TTL interface 회로에 대하여 설명하라.
회로에서 입력 측이 고전위 전원을 사용하는 소자가 TTL레벨의 회로에 신호가 유입시에 회로가 오동작 하거나 손상이 될 수가 있으며 그라운드의 공용으로 인해 노이즈가 TTL Logic에 전달이 되어서 시스템의 안정성을 떨어뜨린다. 즉 인터페이스를 하면 단가상승의 요인이 되지만 시스템의 안정성을 도모할 수가 있다. 일종의 노이즈 방지책이라 할 수 있다.
위의 실험에 사용한 회로를 보면 = 5V 주파수가 10KHz의 구형파가 TTL소자인 7406에 입력된다. TTL은 BJT방식으로 동작하고 또 출력 전압의 HIGH가 CMOS의 입력 HIGH보다 낮은 경우가 발생하므로 이 부분을 보상하기 위해 PULL UP 저항 15㏀이 사용되었다. 4001핀 1번에 다소 낮은 전압이 걸릴 경우도 있기 때문에 실험 값에 주의할 필요가 있다.
CMOS는 MOSFET방식이다. 즉 반도체에 적당한 불순물을 첨가하여 원하는 성질의 반도체인 P-MOS와 N-MOS를 만들어 낸다. P는 정공을 뜻하고 N은 전자를 뜻한다. P형의 반도체는 전자의 수보다 훨씬 많은 정공을 가지고 가 0보다 작을 때 도통하며, N형은 상대적으로 전자의 수가 아주 많이 존재한다. 가 0보다 클 때 도통한다. CMOS는 상보성 금속 산화 반도체로서 이런 P와 N의 성격을 동시에 존재하게 만든다. 따라서 전위차 즉 의 차를 사용하여 동작한다. 따라서 전류보다는 전압에 영향을 받게 되는데 저전위 상태에서 고전위 상태로의 변화할 때 또는 그 반대의 경우에서 신호가 떨리는 현상이 나타난다. 이 현상을 제거하기 위해 BUFFER가 사용된다. 이전에도 TTL의 경우에서도 BUFFER의 사용이유를 실험한 적이 있는데 BUFFER는 일반적으로 신호의 증폭이나 BOUNCE 현상을 제거하기 위해 쓰인다. 따라서 위 회로에 쓰인 CMOS BUFFER또한 같은 이유이다. CMOS는 TTL에 비해 동적 안전성이 부족하다. 이 점을 보완하기 위한 것이다.

키워드

CMOS,   결과보고서,   TTL,   실험 13