전기적 에이징에 따른 유기 박막 트랜지스터의 특성에 관한 연구

소개글

전기적 에이징에 따른 유기 박막 트랜지스터의 특성에 관한 연구에 대한 보고서 자료입니다.

목차

제1장 서론···································1

제2장 관계 이론····························4
2.1 공액성 고분자····························4
2.1.1 고분자의 정의···························4
2.1.2 공액성 고분자···························4
2.1.3 공액성 고분자의 특성·······················5
2.2 박막 트랜지스터···························9
2.2.1 박막 트랜지스터··························9
2.2.2 박막 트랜지스터의 구조····················10
2.2.3 박막 트랜지스터의 동작 원리················12
2.3 유기 박막 트랜지스터·····················16
2.3.1 유기 반도체 재료·························16
2.3.2 유기 박막 트랜지스터·····················18
2.3.3 유기 박막 트랜지스터의 동작 원리·············19
2.3.4 유기 박막 트랜지스터의 전기적 특성··········21

제3장 박막 형성 공정 및 분석법············25
3.1 박막 형성 공정···························25
3.1.1 진공·································25
3.1.2 열 증착 공정···························25
3.1.3 스핀코팅 공정···························27
3.2 분석법·································29
3.2.1 표면 단자 측정법 (α-step)·················29
3.2.2 원자 현미경 (AFM)······················30
3.2.3 자외선 및 가시광선 분광 광도법··············32
3.2.4 핵자기 공명 분석법(NMR)···················33

제4장 실험 방법····························34
4.1 기판 세척 공정···························34
4.2 게이트 전극의 형성······················34
4.3 게이트 절연층의 형성·····················35
4.4 활성층 형성····························35
4.5 Source/Drain 전극 형성··················36

제5장 실험 결과 및 고찰···················37
5.1 Bias Aging에 따른 MIM 특성 분석··········37
5.2 Bias Aging에 따른 유기 박막 트랜지스터
소자 특성 분석···························38

제6장 결론·································45

참고 문헌··································46

본문내용

e이다. 비교를 위해 Bias Aging 처리 직후의 Transfer curve를 같이 삽입하였다.
표 5-2는 2일 후에 재측정 한 소자의 파라미터들을 Bias Aging 직후의 소자 특성과 비교하여 정리한 것이다.
그림 5-6 Transfer curve (2 days later)
Parameter
After Bias Aging
(fit line slope: )
2 Days Later
(fit line slope: )
μ (mobility)
0.331
0.262
(threshold voltage) [v]
-18v
-18v
S/S
(sub-threshold voltage swing) [v/decade]
5 [v/decade]
5 [v/decade]
on/off ratio
표 5-2 2일 후의 소자 특성 분석
이 실험 결과로부터 Bias Stress Aging 처리는 일시적인 효과가 아닌 확실히 소자의 성능에 긍정적인 영향을 준다는 것을 확인할 수 있었다.
제6장 결 론
종이처럼 얇고 휘어지는 e페이퍼와 자동차의 유리창을 디스플레이로 활용하는 등 미래의 디스플레이가 점차 현실로 다가오고 있다. flexible 디스플레이는 전자책, 전자태그(RFID), 스마트카드, 벽면 디스플레이, 안경, 옷 등 다양하게 응용될 것으로 보인다. 전자신문, 전자잡지 등 전자책의 등장은 미디어의 새로운 혁명을 몰고 올 것이며 얇고 가볍고 구부러지는 전자태그가 모든 사물에 부착 된다면 언제 어디서나 네트워크로 연결된 유비쿼터스 시대를 앞당기게 될 것이다. 이렇듯 유연성 있는 디스플레이의 구현을 위해서는 구동 소자 또한 유연성이라는 특성을 갖추어야 하는데 이 때 필요한 것이 유기 박막 트랜지스터라 하겠다. 그러나 유기 박막 트랜지스터는 상용화하기에는 아직 그 전기전도도가 낮고 문턱 전압이 높아 결과적으로 구동 전압을 높이는 역할을 한다.
이러한 점을 착안하여 본 논문에서는 유기 박막 트랜지스터의 누설전류를 줄이고 문턱 전압을 낮추고자 하는 목적으로, MIM 누설전류 분석으로부터 Bias Stress Aging처리를 유기 박막 트랜지스터에 적용해 보고자 하였다. 그 결과 Bias Aging처리를 통하여 문턱전압의 감소와 전하 이동도를 향상시킬 수 있다는 사실을 확인하였다.
또한 2일 후에 소자의 재측정 실험을 통하여 게이트 절연막 누설 전류 감소가 일시적인 현상이 아닌 것을 확인하였다. 시간이 지난 후에도 Gate Leakage Current는 안정된 상태로 유지되었으나 전하 이동도(mobility)는 감소하였다. 하지만 전하 이동도의 감소 현상은 보관 중 공기의 (, ) 흡착에 의해 점차 감소하는 일반적인 디그라데이션 현상으로 생각할 수 있다.
따라서 Bias Aging 처리를 통하여 문턱전압 감소 등을 비롯한 소자 성능을 개선할 수 있을 것이라 생각되며, 이번 실험에서 사용한 Polystyrene 절연막 물질 이외에 PVP등 다른 절연막 물질에도 적용이 가능할 것으로 보인다. 또한 스퍼터 공정이나 잉크젯 공정에도 응용이 가능하리라 생각되며, 특히 증착 공정에 비하여 소자 성능의 저하를 보이는 잉크젯 공정에 적용하면 더 큰 효과를 기대할 수 있을 것으로 판단된다.
Bias Aging 처리에 따라 누설 전류가 감소하고 소자 성능이 향상되는 원리는 Bias Aging에 의해 유기물 절연층 내의 trap state들이 감소되었기 때문이라 생각되며, 향후 좀 더 체계적인 연구가 필요할 것으로 보인다.
참 고 문 헌
[1] 김혜민, 게이트 전극 표면 처리에 따른 유기 박막 트랜지스터의 특성에 관한 연구, 홍익대학교, 2007
[2] 김동욱, 폴리스티렌 게이트 전연체 기반 유기 전계 효과 트랜지스터 특성 분석 및 회로 응용, 홍익대학교, 2010
[3] S. Roth, "One-Dimensional Metals", VCH:New York (1995)
[4] Peierls, R. E., "Quantum theory of solids", Oxford:Clarendonpress (1955)
[5] 권순기, 김윤희, 김형선, 안준환. “유기 트랜지스터 재료 연구 개발 동향”, 고분자 과학과 기술, vol.14, no.5, Oct, 2003
[6] 김성현, 황도훈, 정태형. “유기 반도체를 이용한 전계효과 트랜지스터”, 고분자 과학과 기술, vol.11, no.1, Feb, 2000
[7] 장지근, “유기전자공학”, 청문각, 2006
[8] http://www.lios.at/Research/transistors/intro.pdf
[9] M. Schubert et al. "Infrared dielectic Function and vibration modes of pentacene thin film" Apply. Phys. Lett., vol84, no.2, Jan. 2004
[10] Dieter K. Schroder, "Semiconductor material and device characterization, Third Edition", A John Wiley & Sons, Inc., Publication, 2006
[11] D. Knipp et al, "pentacene thin film transistors on inorganic dielectric: Morphology, structural, and electronic transport", J. Appl. Phys., vol.93, no.1, Jan. 2003
[12] S. H. Kim et al, "Effect of water in ambient air on hysteresis in pentancene field-effect transistors containing gate dielectrics coated with polymers with different functional groups" Org. Electron., vol.9, 2008
[13] 이종원, 게이트 절연막에 따른 유기 박막 트랜지스터의 특성에 관한 연구, 홍익대학교, 2009
[14] 김윤명, 유기 절연체를 이용한 유기 박막 트랜지스터의 특성 연구, 홍익대학교, 2001

키워드

전기적,   에이징,   유기,   박막