바이너리 연산 예비보고서

목차

1. 실험 목표

2. 실험 준비물

3. 예비 이론

4. 실험 방법 및 시뮬레이션

5. 고찰

본문내용

으로서 시그널을 선언할 때 그 크기를 정하여 사용할 수 있다. bit의 '1'과 '0'이외에 Pull-up, Pull-down에 해당하는 'H','L'과 'Z', 'U', 'X' , '-'등을 정의해 놓은 것이다.
[점검문제 4.12] 각 IC의 차이점을 설명하시오.
①7482:2비트 2진 전가산기 소자이며 덧셈을 해주고 마지막 비트는 올림까지 출력해준다.
②74183:2비트 전가산기 소자이며 carry의 입,출력 및 합의 출력을 나타내준다.
③7480:2비트 전가산기 소자이며 입력의 complement도 cin으로 출력받고 carry의 not도 출력한다.
④74283:4비트 전가산기 소자이며 carry의 입력과 출력이 가능하다.
⑤74385:쿼드 비트 adder 소자이며 감산기로도 사용된다.
⑥7483:4비트 바이너리 가산기이다.
4. 실험 방법 및 시뮬레이션
반가산기를 VHDL로 설계하여 출력해보면 다음과 같다.
전가산기를 VHDL로 설계하여 출력해 보면 다음과 같다.
2. 전가산기를 설계하고 진리표를 작성하여 출력전압을 측정하시오.
진리표는 다음과 같다. 그리고 회로를 설계하면 다음과 같다.
입 력
합
Carry
X
Y
Z
S
C
0
0
0
0
0
0
0
1
1
0
0
1
0
1
0
0
1
1
0
1
1
0
0
1
0
1
0
1
0
1
1
1
0
0
1
1
1
1
1
1
3-1. 74283 4비트 가산기를 사용하여 4비트 가산기를 구성하시오.
3-2. 다음 덧셈을 실행하여 결과를 측정하시오.
3. 4비트 adder 74283 2개를 사용하여 다음 덧셈을 수행하시오.
우선 회로를 설계하면 다음과 같다.
5. 고찰
이번에는 기본적인 진법의 개념과 사칙연산에 의한 보수관계에 대해서는 비교적 이해가 쉬웠다. 그러나 VHDL 설계시에 많은 시간이 소요되었다. 물론 Graphic Editor를 사용할 때는 비교적 회로의 구현이 쉬웠다. VHDL의 설계에 관해서 더욱 더 노력을 기울여야 겠다.
이번 실험의 주가 되는 것은 가산기 이다. 계산기의 기본 구조와도 같아 보였다. 학기말 프로젝트 시에 만약 계산기를 만들게 될 지도 모르기 때문에 이번 전가산기와 반가산기에 대한 이론적 개념을 확실히 하고 넘어가는 계기가 되어야 겠다.
또한, 직접 실험할 때는 74283의 입력과 출력단자를 정확히 알아두어 실습 시 실수하지 않도록 유의해야겠다. 또한 8비트의 경우도 carry의 입출력에 유의하여 실수하지 않도록 해야겠다.

키워드

바이너리,   바이너리연산,   디지털회로,   사전,   결과