[결과] 전기전자실험 저항-커패시터 회로의 시정수
본 자료는 미만의 자료로 미리보기를 제공하지 않습니다.
닫기
  • 1
  • 2
해당 자료는 0페이지 까지만 미리보기를 제공합니다.
0페이지 이후부터 다운로드 후 확인할 수 있습니다.

소개글

[결과] 전기전자실험 저항-커패시터 회로의 시정수에 대한 보고서 자료입니다.

목차

1. 실험 결과
표21-1. 캐패시터의 방전
표21-2. 캐패시터의 충전
표21-3. 구형파 입력

2. 실험 결론

본문내용

방법, 그리고 세 번째, 말로만 듣던 커패시터의 충전과 방전을 전압계를 이용하여 두 눈으로 확인 할 수 있었다. 마지막으로 네 번째, 회로이론 시간에 배웠던 시정수를 직접 구해보고, 시정수의 배수 때마다 초시계를 이용하여 충전할 때와 방전시킬 때의 시정수가 같다는 사실을 실험을 통해 깨달았고, 또 오실로스코프를 통해서도 한 번 더 확인할 수 있었다.

키워드

  • 가격1,000
  • 페이지수2페이지
  • 등록일2012.01.23
  • 저작시기2011.10
  • 파일형식한글(hwp)
  • 자료번호#726052
본 자료는 최근 2주간 다운받은 회원이 없습니다.
청소해
다운로드 장바구니