(결과) 15.소신호 공통소스 FET 증폭기 실험

목차

1. 실험결과

2. 검토 및 고찰

3. 토의

본문내용

0
전압이득
14
표 15-16 : 공통 소스 MOSFET 증폭기의 입출력 파형( 개방)
2. 검토 및 고찰
(1)부하저항 을 제거한 경우 전압이득이 증가하는 이유를 설명하라.
☞ ()인데 가 증가하려면 값이 작아지면 된다.
여기서, 을 제거하게 되면 이 작아지게 되고 값이 증가, 즉 전압이득이 증가하 게 된다.
(2)바이패스 커패시터 를 제거하였을 때 이득이 감소하는 이유는?
☞ 는 바이패스 개념으로 에 병렬로 연결하여 교류적인 임피던스를 낮춰서 출력을 높인다. 그런데 를 제거하면 임피던스가 증가하기 때문에 출력이 작아진다. 출력전압 이 증가하기 때문에 전압이득의 감소로 전압이득 으로 만큼 적어진다.
(3)공통 소스 JFET 증폭기에서 입력전압과 드레인 전류의 위상차에 대해 설명하라.
☞ 의 전압이 Q점 상하로 변하게 하고 그로 인해 가 변하기 때문에 와 의 위상차는 동상이다.
(4)공통 소스 MOSFET 증폭기에서 전압이득에 영향을 미치는 파라미터에 대해 설명하라.
☞ 위에서도 설명했듯이 전압이득, ()인데 에 영향 을 미치는 파라미터로 이 있다.
트랜스컨덕턴스 은 으로 나타낼 수 있다. 이 관계는 이 공정 트랜스컨덕턴스 파라미터 와 MOS 트랜지스터의 비에 비례한다는 것을 나타낸다. 따라서 상대적으로 큰 트랜 스컨덕턴스를 얻으려면 소자가 짧고 넓어야 한다. 또한 우리는 주어진 소자에 대하여 트랜스컨덕턴스가 과구동 전압 즉 바이어스 전압 가 문턱 전압 를 초과하는 양에 비례한다는 것도 알게 된다. 그러나 소자를 보다 큰 로 바이어스 하여 을 증가시키는 방법은 드레인에서 허용 가능한 전압 신호 스윙이 감소되는 단 점을 가진다는 사실에 유의하자. 즉 은 직류 바이어스 전류의 제곱근에 비례하며 에 비례한다. 또 다른 파라미터 는 인데 이 값이 줄어들 수록 전압이득 값은 증가한다.
3. 토의
이번 실험에서는 소신호 공통소스 FET 증폭기에 대해서 실험 했는데, 대부분의 측정값이 이론값과 비슷하게 나왔지만, 몇몇 값들은 이론값과 달랐다. 여러 가지 이유가 있었을 것 이다. 소자가 다를 수도 있기 때문에 그런 것일 수도 있고, 전류계와 전압계 내부 저항 때문 일 수도 있다. 오실로스코프의 저항 때문에 그럴 수도 있다. 디지털 멀티미터의 기본 원리는 전압계로 알고 있다. 전압계로 전류를 측정하기 위해서는 Shunt Resistance을 두고 양단에 발생하는 전압강하를 측정하는 것이다.
즉, 전류계 내부에 약간의 저항을 두고 이 저항 양단에 걸리는 전압을 측정하여 전류로 표시해 주는 것이다. 가장 이상적인 측정기의 경우 전압계는 내부 저항이 무한대이고, 전류계는 0인 경우 이지만, 실제로는 그렇게 만들기는 힘드니, 비싸고 고급계측기 일수록 이상적인 값과 가까울 것이다. 또는 실험자가 실수 하였을 과실적 오차, 측정 조건의 변동, 측정자의 주의력 동요 등에 의한 우연 오차가 있을 수도 있다.
그래도 공통 소스 FET에서 와 이 하는 역할을 알게 되었으며, 보고서 작성중 트랜스컨덕턴스 이 무엇인지 어떠한 기능을 하는지를 명확히 알 수 있었다.

키워드

전자회로,   전자회로실험,   전자회로실험예비레포트,   전자회로실험결과레포트