[전자회로1] 공통 이미터 증폭기의 설계

소개글

[전자회로1] 공통 이미터 증폭기의 설계에 대한 보고서 자료입니다.

목차

1. 서 론

1. 이 론

1) 공통 이미터 증폭기

2) 이미터 저항을 가진 공통 이미터 증폭기

2. 설계과제 의도

2. 사용할 BJT 소자에 대한 특성분석

1) Maximum ratings

2) THERMAL CHARACTERISTICS

3) ELECTRICAL CHARACTERISTICS

4) Small-Signal Characteristics

3. 이론적인 설계과정

1) 제약조건

2) 기본적인 회로 소자

3) 설계과정

(1) 직류해석

(2) 교류 해석

4. CAD 도구(OrCAD-SPICE)를 이용한 설계과정

1) PSICE로 설계한 회로도

2) 에미터 저항이 없는 경우 ( ≒ 0Ω)

3) 에미터 저항이 있는 경우 (Rce = 130Ω)

5. 설계의 결과 및 결론

참고문헌

본문내용

=10, f=1.0kHz
1.0
10
Voltage Feedback Ratio
= 1.0, =10, f=1.0kHz
0.5
8.0
SmallSignal Current Gain
=1.0, =10, f=1.0kHz
100
400
-
Output Admittance
=1.0, =10, f=1.0kHz
1.0
40
Noise Figure
= 100, = 5.0, =1.0kW, f= 1.0kHz
NF
-
5.0
dB
PSPICE로 설계한 회로도
3. 이론적인 설계과정
1) 제약조건
(1) BJT:Q2N3904 =123
(2) Power Supplies: +5V and -5V
(3) Signal Source: Rsig=10kΩ, 1Vpp AC
(4) Load: =10kΩ
(5) Amplifier Topology : Common Emitter with RE
2) 기본적인 회로 소자
V _circle : V _circle을 회로에 연결 하고 외부에 _Circle(5V)과 _Circle(-5V) 인가
: db와 voltage 간의 Marker(그래프 및 전압값 출력)
V1 : 회로에 걸어주는 전압
R1 : / 10KΩ
R6 : / 10kΩ (부하저항)
R3 : 감생저항(130Ω) 0.0005Ω
※ 참고 : R3의 변화가 이득과 밴드폭에 어떻게 영향을 주는지 확인하기 위해서 0Ω을 인가하려고 하였으나 0Ω 인가 시 PSPICE 결과 값이 나오지 않아 0.0005Ω을 인가하였다.
3) 설계과정
(1) 직류해석
문제에서 β=123과 =0.5mA 가 주어졌다.
컬렉터 바이어스 전압은 0V로 가정하였다. 이는 증폭 출력에 고신호 Swing을 얻기 위함이다. 그리고
= 2V, = 2V 이고
로 구해진다. 또한
= 0.7V, β=123 이므로
로 구해진다.
(2) 교류 해석
/ 입력임피던스로 구해진다.
① 에미터 감생 저항이 없을 경우
=0.005Ω로 가정하고 식을 전개한다.
이다.
, ,
이다.
② 에미터 감생 저항이 있을 경우
, ,
이다.
4. CAD 도구(OrCAD-SPICE)를 이용한 설계과정
1) PSICE로 설계한 회로도
130Hz
28.565db
150kHz
28.648db
2) 에미터 저항이 없는 경우 ( ≒ 0Ω)
3) 에미터 저항이 있는 경우 (Rce = 130Ω)
130Hz
24.714db
150kHz
25.594db
5. 설계의 결과 및 결론
이번 전자회로 Term Project는 BJT를 구성하여 에미터 저항 값의 변화에 따른 이득과 밴드 폭의 관계를 시뮬레이션을 통해 관찰하는 것이다.
커패시터를 회로에 구성하였을 때 모든 주파수에서 작동 하는 것이 가능 하다고 가정을 하였다. 여태까지는 커패시터의 효과들을 무시하는 결과들을 배워 왔고 주파수에 관련하여 배우지 않았다. 그러나 폭 넓긴 하지만 제한된 주파수 영역에서는 적용된다는 것을 이번 프로젝트를 통해 알게 되었다.
앞 절의 수식에서 구한 중간 대역 이득 은 사실 전체 전압 이득 와 일치한다.
그 말은 의 식을 이용하여 전압이득을 구할 수 있다는 말이다.
시뮬레이션 결과를 보면 저주파 대역과 고주파 대역 일　때의 현상을 확연히 알 수 가 있다. 저주파 일 때, 즉 130Hz이기 전에는 상승 곡선을 그리고 있고, 고주파 일 때, 즉, 150kHz 이상부터는 하향 곡선을 그리고 있다. (0Hz에서 고주파로 주파수를 높이는 쪽으로 보았을 경우)
이는 저주파 대역에서 커패시터들이 이득에 비해 용량이 큰 커패시터들이지만 신호 주파수가 감소하면, 임피던스가 증가하여 무시 할 수 없는 회로가 된다.
고주파 대역에서의 이득은 작지만 높은 주파수에서 임피던스가 감소하므로 앞에서 말했듯이 더 이상 개방 회로들로 고려 할 수 없어진다.
실제로 PSPICE를 통해 회로에서의 커패시터의 값들을 극단적으로 높은 10F을 인가 하였을 때의 결과는 상당히 인상적이었다.
왼쪽에 보이는 자료와 같이 모양은 비슷하지만 밴드폭은 전혀 다른 것 을 알 수가 있었다.
중앙대역 이득을 통해 나온 db은 같은 값이 나왔다.
그러나 밴드폭은 약 1MHz급의 넓은 폭이 생겼다. 즉, 커패시터는 고주파[]와 저주파()의 기준을 잡아주는 역할을 한다는 것을 알 수 있었다.
물론 커패시터에 극단적인 값을 넣어주어서 이렇게 결과가 나온 탓도 있지만 확실
한 비교를 위한 선택이라 본다.
앞에서 구한 (중간 대역 이득)을 통해 시뮬레이션 결과와 비교를 할 수 있다.
먼저 에미터 저항이 없을 때에서 중간 대역 이득을 통해 구한 예상 데시벨[db]는 31.64db이였고 PS_pice로 구현하여 알아본 출력 값은 아래의 자료에서 보듯이 최대 31.797db의 값을 출력하였다. 시뮬레이션과 직접 계산으로 구해본 예상 값의 오차율은 0.49% 로서 양호한 상태인 것을 확인 할 수 있었다.
다음으로 에미터 저항이 있을 때를 비교하여 보면, 20log|18.8|=25.48db 이고, PS_pice에서 구한 출력 값은 최대 25.661db 로서 오차율은 0.70%로 계산을 통한 예상 수치는 거의 들어맞았다고 볼 수 있다.
마지막으로 커패시터의 역할은 고주파, 저주파 대역 형성. 즉, 대역폭 형성을 담당한다. 그리고 감생저항의 차이는 중앙 대역 이득의 크기에 영향을 준다.
즉, 에미터 저항이 없을 때 = 0.005Ω ≒ 0Ω, Am=38.2 20log|38.2|=31.64db
에미터 저항이 있을 때의 =130 Ω, =18.8 20log|18.8| = 25.48db 이다.
두 경우의 차이를 분석해 보면 =(앞 절에서 언급)이다. 이는 의 값에 따라 출력의 증폭을 알 수 있는데 에미터 저항을 달면서 의 값이 대략 0.49배로 줄어 들었고, db는 0.8배로 감소한 것을 알 수 있었다.
이렇게 에미터 저항의 유무에 따라 출력되는 전압의 차이가 있다는 것을 알 수 있었고 출력 전압이 작아 질 때마다 전압이 안정화가 된다는 것을 알 수 있었던 프로젝트 이다.
참고문헌
[1]. 마이크로 전자회로 / sedra
[2]. http://www.AllsheetData.com
[2]. http://upgrade.kongju.ac.kr/cgi-bin/tr.cgi?a=d&i=2N3904&q=l

키워드

전자회로,   공통 이미터,   공통 에미터,   Common Emitter