본문내용
토글)
- DFF:
SQ(t+1) 기억 값
0 0 공(항상 0)
1 1 일(항상 1)
-TFF:
SQ(t+1) 기억 값
0 Q(t)변화없음
1 Q(t)토글
⑴ 조합논리회로논리 게이트(Logic Gate)들로 구성되고, 출력값이 입력값에 의해서만 결정되는 논리회로 ① 특징 입출력을 갖는 게이트의 집합으로 출력값이 0과 1의 입력값에 의해서만 결정되는 회로 기억회로를 갖고 있지 않음 종류 : 반가산기, 전가산기, 반감산기, 디코더, 인코더, 멀티플렉서, 디멀티플렉서 등 1) 반가산기(Half-Adder,HA) 2개의 비트 X,Y를 더한 합 S와 자리올림 C를 구하는 회로
2) 전가산기(Full-Adder,FA)2개의 비트 X,Y와 밑의 자리로부터 자리올림한 C(Carry)까지 고려하여 비트 3개를 덧셈하는 회로 3) 디코더(Decoder) 입력으로 들어오는 2진 신호의 조합을 검출하여,유일한 출력만을 생성하는 회로 n개의 입력 변수가 있을때는 2n개의 출력을 가짐
4) 멀티플렉서(Multiplexer,MUX) 2n개의 입력선 중에서 2진 정보를 선택해서 한개의 출력선에 전송하는 회로 입력선에서 출력으로 경로가 생성될수 있도록 n개의 선택선(Selection Line,Control Line)을 가지고 있음 멀티플렉서의 크기가 입력선의 개수로 정해지는 2n × 1장치
5) 디멀티플렉서(Demultiplexer) 한 개의 입력을 받아들여서 n개의 선택선에 의해 조절되는 2n개의 출력을 생성하는 회로 여러 곳에 클록 신호를 보내는 용도에 사용
⑵ 순서 논리회로플리플롭과 게이트들로 구성되고, 회로 내부에 기억 소자를 가지고 있어서 입력값과 기억소자의 상태에 따라 출력값이 결정되는 논리회로 1) 플리플롭(Flip-Flop) 1비트의 정보를 저장할 수 있는 장치로 정상 출력과 보수화된 출력(Q,Q')을 가짐 Q = 1 : Set, Q = 0 : Reset 클록(Clock,C)이라는 제어입력(Triggering)을 가지며 입력 신호가 상태 변환을 일으키기 전까지는 원래의 상태를 유지 종류 : RS 플리플롭, D 플리플롭, JK 플리플롭, T 플리플롭
2) RS 플리플롭 S(Set), R(Reset), C(Clock)의 입력과 Q,Q'의 출력을 가짐 클록 C에 신호가 들어오지 않으면 S나 R의 입력의 값에 관계없이 출력은 변화가 없음 Q(t)는 현재 상태의 출력값을 Q(t+1)은 클록 신호가 변한 다음 상태의 값을 나타냄 S = R = 1인 경우는 출력값이 미결정 상태이기 때문에 거의 사용되지 않음 3) JK 플리플롭 SK 플리플롭에서 S = R = 1인 경우에 발생하는 문제점을 보완한 플리플롭 J와 K는 SR 플리플롭의 S와 R에 해당 J = K = 1일 때 Q'(t)를 출력 4) D 플리플롭 한 개의 입력을 가짐 D = 0이면 출력은 0, D = 1이면 출력은 1로 변화 단일 비트 저장용으로 유용함 5) T플리플롭 JK 플리플롭의 JK를 하나로 묶어서 T로 표시 T=0 이면 변화가 없고, T = 1 이면 현재 상태의 보수를 출력
- DFF:
SQ(t+1) 기억 값
0 0 공(항상 0)
1 1 일(항상 1)
-TFF:
SQ(t+1) 기억 값
0 Q(t)변화없음
1 Q(t)토글
⑴ 조합논리회로논리 게이트(Logic Gate)들로 구성되고, 출력값이 입력값에 의해서만 결정되는 논리회로 ① 특징 입출력을 갖는 게이트의 집합으로 출력값이 0과 1의 입력값에 의해서만 결정되는 회로 기억회로를 갖고 있지 않음 종류 : 반가산기, 전가산기, 반감산기, 디코더, 인코더, 멀티플렉서, 디멀티플렉서 등 1) 반가산기(Half-Adder,HA) 2개의 비트 X,Y를 더한 합 S와 자리올림 C를 구하는 회로
2) 전가산기(Full-Adder,FA)2개의 비트 X,Y와 밑의 자리로부터 자리올림한 C(Carry)까지 고려하여 비트 3개를 덧셈하는 회로 3) 디코더(Decoder) 입력으로 들어오는 2진 신호의 조합을 검출하여,유일한 출력만을 생성하는 회로 n개의 입력 변수가 있을때는 2n개의 출력을 가짐
4) 멀티플렉서(Multiplexer,MUX) 2n개의 입력선 중에서 2진 정보를 선택해서 한개의 출력선에 전송하는 회로 입력선에서 출력으로 경로가 생성될수 있도록 n개의 선택선(Selection Line,Control Line)을 가지고 있음 멀티플렉서의 크기가 입력선의 개수로 정해지는 2n × 1장치
5) 디멀티플렉서(Demultiplexer) 한 개의 입력을 받아들여서 n개의 선택선에 의해 조절되는 2n개의 출력을 생성하는 회로 여러 곳에 클록 신호를 보내는 용도에 사용
⑵ 순서 논리회로플리플롭과 게이트들로 구성되고, 회로 내부에 기억 소자를 가지고 있어서 입력값과 기억소자의 상태에 따라 출력값이 결정되는 논리회로 1) 플리플롭(Flip-Flop) 1비트의 정보를 저장할 수 있는 장치로 정상 출력과 보수화된 출력(Q,Q')을 가짐 Q = 1 : Set, Q = 0 : Reset 클록(Clock,C)이라는 제어입력(Triggering)을 가지며 입력 신호가 상태 변환을 일으키기 전까지는 원래의 상태를 유지 종류 : RS 플리플롭, D 플리플롭, JK 플리플롭, T 플리플롭
2) RS 플리플롭 S(Set), R(Reset), C(Clock)의 입력과 Q,Q'의 출력을 가짐 클록 C에 신호가 들어오지 않으면 S나 R의 입력의 값에 관계없이 출력은 변화가 없음 Q(t)는 현재 상태의 출력값을 Q(t+1)은 클록 신호가 변한 다음 상태의 값을 나타냄 S = R = 1인 경우는 출력값이 미결정 상태이기 때문에 거의 사용되지 않음 3) JK 플리플롭 SK 플리플롭에서 S = R = 1인 경우에 발생하는 문제점을 보완한 플리플롭 J와 K는 SR 플리플롭의 S와 R에 해당 J = K = 1일 때 Q'(t)를 출력 4) D 플리플롭 한 개의 입력을 가짐 D = 0이면 출력은 0, D = 1이면 출력은 1로 변화 단일 비트 저장용으로 유용함 5) T플리플롭 JK 플리플롭의 JK를 하나로 묶어서 T로 표시 T=0 이면 변화가 없고, T = 1 이면 현재 상태의 보수를 출력
추천자료
- 디지털논리회로실험1-6
- 디지털논리회로실험1-9
- [A+ 결과] 논리회로 실험 .래치와 플립플롭(Latcj & Flip- flop)실험 사진 및 파형 모두첨부
- [A+ 결과] 논리회로 실험 .ram (random access memory)실험 사진 및 파형 모두첨부
- [A+ 결과] 논리회로 실험 멀티플렉서와 디멀티플렉서 (Multiplexer & Demultiplexer)실험...
- [A+ 결과] 논리회로 실험 BASIC GATE(AND NAND NOR OR)[사진 및 파형 모두첨부]
- [A+ 결과] 논리회로 가산기와 감산기실험 사진 및 파형 모두첨부
- [A+] 논리회로 실험 . D/A & A/D 컴버터 (CONVERTER) DAC & ADC 실험 사진 및 파...
- [A+ 결과] 논리회로 실험 가산기 , 반가산기, 감산기, 디코더 , 카운터[사진 및 파형 모두첨부]
- TTL 게이트와 PLD를 이용한 논리회로실험 [2장 결과]
- 논리회로 CSA (Carry Select Adder) Design and Simulation
- 논리회로 - 플립플롭
- 논리회로설계 - vhdl을 이용한 도어락(door lock) 설계
- 디지털논리회로 - 고속 동작 곱셈기 설계
소개글