본문내용
0
0
0
0
1
0
0
1
1
0
0
0
0
0
0
0
1
0
1
1
1
0
0
0
0
0
0
0
1
4. 그림 6.4 회로를 구성하고, PSPICE 시뮬레이션을 나타내시오.
그림 6.4
PSPICE 시뮬레이션 결과
7. 멀티플렉서와 디멀티플렉서
[목적]
1. 멀티플렉서와 디멀티플렉서의 기본 원리와 동작을 이해한다.
2. 이들 회로를 설계하고 응용방법을 익힌다.
[기본이론]
1. 멀티플렉서(Multiplexer)
멀티플렉서는 여러 곳의 소스로부터 입력되는 데이터(디지털 정보) 중에서 하나를 선택하여 하나의 출력 단으로 보내는 장치이다. 이를 위하여 기본적인 멀티플렉서는 여러 개의 데이터 입력선과 하나의 출력선, 그리고 입력 데이터 중에서 어떤 데이터를 출력할 것인지를 선택하는 데이터 선택선을 갖고 있다. 일반적으로 멀티플렉서는 2n개의 입력선과 n개의 선택선으로 구성되어 있는데, 이 선택선의 비트 조합에 의하여 어느 입력이 선택될 것인가를 결정한다.
그림 7.1은 4×1라인 멀티플렉서를 논리기호로 나타낸 것이다. 4개의 입력 데이터 중 하나를 선택할 수 있도록 하려면, 두 개의 선택 비트(select bit)를 위한 두 개의 데이터 선택선이 필요하다. 그림 6.1에서 데이터 선택 입력(S)의 2비트 2진 코드는 여러 개의 입력 중에서 선택된 입력 데이터만 출력선으로 보낸다. 2진 0(S1=0, S0=0)이 입력되면 입력 데이터 중에서 D0가 데이터 출력선으로 출력된다. 2진 1(S1=0, S0=1)이 입력되면 D1이 출력되고, 2진 2(S1=1, S0=0)가 입력되면 D2가 출력된다. 마찬가지로, 2진 3(S1=1, S0=1)이 입력되면 D3이 데이터 출력선으로 출력된다. 표 7.1은 이와 같은 동작을 정리한 것이다.
표 7.1 4×1 MUX의 진리표
입력
출력
S1
S2
0
0
1
1
0
1
0
1
D0
D1
D2
D3
이번에는 멀티플렉서의 동작을 구현하는데 필요한 논리 회로를 알아보자. 출력 데이터는 선택된 입력 데이터와 같다. 입력 데이터와 선택 입력 항을 사용하면 출력에 대한 논리식은
일반적으로 2n×1 라인 멀티플렉서는 각 AND 게이트에 대해 하나씩 2n개의 입력선을 첨가함으로써 n×2n 디코더로 구성된다. AND 게이트의 출력은 단일 OR 게이트에 인가되어 1선로의 출력을 이루게 된다. 멀티플렉서는 흔히 약자로 MUX라고 한다.
그림 7.2 4×1 MUX에 대한 논리 회로.
2. 디멀티플렉서(Demultiplexer)
디멀티플렉서(DMUX)는 멀티플렉서와 반대 기능을 한다. 디멀티플렉서는 하나의 입력선으로 데이터를 받아 이것을 여러 개의 출력선 중 하나에 출력한다. 이러한 이유로 디멀티플렉서를 데이터 분배기라고 한다. 디코더도 디멀티플렉서로 사용할 수 있다. 따라서 선택선이 n비트이면 2n개의 출력선 중에서 하나를 선택할 수 있다. 그림 7.3은 1×4 디멀티플렉서의 논리 기호를 나타내었다. 표 7.2는 DMUX의 동작을 정리한 진리표이다.
표 7.2 1×4 DMUX의 진리표
입력
입력 선택
출력
I
S1
S2
I
I
I
I
0
0
1
1
0
1
0
1
D0
D1
D2
D3
이제 1×4 디멀티플렉서를 설계해 보자. 출력이 네 개이므로 선택선은 4=22로부터 두 개가 되어 입력 변수는 총 3개가 된다. 따라서, 입출력 변수의 수가 많으므로 입력과 출력의 관계로부터 설계하는 것이 간단하다.
그림 7.4는 1×4 디멀티플렉서 회로를 나타낸 것이다. 데이터 입력선은 모든 AND 게이트에 연결되어 있다. 두 개의 데이터 선택선은 한 번에 한 게이트만 ENABLE 시켜 데이터 입력선으로 입력된 데이터를 출력한다.
그림 7.4 1×4 디멀티플렉서 논리 회로
0
0
0
1
0
0
1
1
0
0
0
0
0
0
0
1
0
1
1
1
0
0
0
0
0
0
0
1
4. 그림 6.4 회로를 구성하고, PSPICE 시뮬레이션을 나타내시오.
그림 6.4
PSPICE 시뮬레이션 결과
7. 멀티플렉서와 디멀티플렉서
[목적]
1. 멀티플렉서와 디멀티플렉서의 기본 원리와 동작을 이해한다.
2. 이들 회로를 설계하고 응용방법을 익힌다.
[기본이론]
1. 멀티플렉서(Multiplexer)
멀티플렉서는 여러 곳의 소스로부터 입력되는 데이터(디지털 정보) 중에서 하나를 선택하여 하나의 출력 단으로 보내는 장치이다. 이를 위하여 기본적인 멀티플렉서는 여러 개의 데이터 입력선과 하나의 출력선, 그리고 입력 데이터 중에서 어떤 데이터를 출력할 것인지를 선택하는 데이터 선택선을 갖고 있다. 일반적으로 멀티플렉서는 2n개의 입력선과 n개의 선택선으로 구성되어 있는데, 이 선택선의 비트 조합에 의하여 어느 입력이 선택될 것인가를 결정한다.
그림 7.1은 4×1라인 멀티플렉서를 논리기호로 나타낸 것이다. 4개의 입력 데이터 중 하나를 선택할 수 있도록 하려면, 두 개의 선택 비트(select bit)를 위한 두 개의 데이터 선택선이 필요하다. 그림 6.1에서 데이터 선택 입력(S)의 2비트 2진 코드는 여러 개의 입력 중에서 선택된 입력 데이터만 출력선으로 보낸다. 2진 0(S1=0, S0=0)이 입력되면 입력 데이터 중에서 D0가 데이터 출력선으로 출력된다. 2진 1(S1=0, S0=1)이 입력되면 D1이 출력되고, 2진 2(S1=1, S0=0)가 입력되면 D2가 출력된다. 마찬가지로, 2진 3(S1=1, S0=1)이 입력되면 D3이 데이터 출력선으로 출력된다. 표 7.1은 이와 같은 동작을 정리한 것이다.
표 7.1 4×1 MUX의 진리표
입력
출력
S1
S2
0
0
1
1
0
1
0
1
D0
D1
D2
D3
이번에는 멀티플렉서의 동작을 구현하는데 필요한 논리 회로를 알아보자. 출력 데이터는 선택된 입력 데이터와 같다. 입력 데이터와 선택 입력 항을 사용하면 출력에 대한 논리식은
일반적으로 2n×1 라인 멀티플렉서는 각 AND 게이트에 대해 하나씩 2n개의 입력선을 첨가함으로써 n×2n 디코더로 구성된다. AND 게이트의 출력은 단일 OR 게이트에 인가되어 1선로의 출력을 이루게 된다. 멀티플렉서는 흔히 약자로 MUX라고 한다.
그림 7.2 4×1 MUX에 대한 논리 회로.
2. 디멀티플렉서(Demultiplexer)
디멀티플렉서(DMUX)는 멀티플렉서와 반대 기능을 한다. 디멀티플렉서는 하나의 입력선으로 데이터를 받아 이것을 여러 개의 출력선 중 하나에 출력한다. 이러한 이유로 디멀티플렉서를 데이터 분배기라고 한다. 디코더도 디멀티플렉서로 사용할 수 있다. 따라서 선택선이 n비트이면 2n개의 출력선 중에서 하나를 선택할 수 있다. 그림 7.3은 1×4 디멀티플렉서의 논리 기호를 나타내었다. 표 7.2는 DMUX의 동작을 정리한 진리표이다.
표 7.2 1×4 DMUX의 진리표
입력
입력 선택
출력
I
S1
S2
I
I
I
I
0
0
1
1
0
1
0
1
D0
D1
D2
D3
이제 1×4 디멀티플렉서를 설계해 보자. 출력이 네 개이므로 선택선은 4=22로부터 두 개가 되어 입력 변수는 총 3개가 된다. 따라서, 입출력 변수의 수가 많으므로 입력과 출력의 관계로부터 설계하는 것이 간단하다.
그림 7.4는 1×4 디멀티플렉서 회로를 나타낸 것이다. 데이터 입력선은 모든 AND 게이트에 연결되어 있다. 두 개의 데이터 선택선은 한 번에 한 게이트만 ENABLE 시켜 데이터 입력선으로 입력된 데이터를 출력한다.
그림 7.4 1×4 디멀티플렉서 논리 회로
추천자료
- [디지털논리회로]멀티플렉서, 디멀티플렉서(Multiplexer, Demultiplexer) 실험결과보고서
- [A+ 결과] 논리회로 실험 멀티플렉서와 디멀티플렉서 (Multiplexer & Demultiplexer)실험...
- 디지털공학실험 12장 멀티플렉서를 이용한 조합논리(결과)
- 디지털공학실험 12장 멀티플렉서를 이용한 조합논리(예비)
- [논리회로실험] 실험11. MUX & DEMUX 예비보고서
- 실험 4. 멀티플렉서와 디멀티플렉서( Multiplexer & Demultiplexer)
- 결과보고서 실험 4. 멀티플렉서와 디멀티플렉서( Multiplexer & Demultiplexer)
- Unit 4. (예비) 멀티플렉서(Multiplexer) & 디멀티플렉서(Demultiplexer)
- [논리회로실험] 멀티플렉서 & 디멀티플렉서
소개글