전자회로실험 제 7_1장
본 자료는 1페이지 의 미리보기를 제공합니다. 이미지를 클릭하여 주세요.
닫기
  • 1
  • 2
  • 3
  • 4
해당 자료는 1페이지 까지만 미리보기를 제공합니다.
1페이지 이후부터 다운로드 후 확인할 수 있습니다.

소개글

전자회로실험 제 7_1장에 대한 보고서 자료입니다.

본문내용

험을 통하여 전류이득 βdc는 대략 156정도임을 알게된다. 이렇게 되었을 때 처음에 베이스전류 이론값을 0으로 두었지만, βdc를 통하여 베이스전류의 이론값 또한 구할 수 있음을 알게 된다. 다음으로 부하선 Q점은 포화영역 IC(SAT)와 VCE(CUT OFF)을 구한 뒤, 베이스전압이 5V, 4V, 3V일 때 각각 Q점이 조금이 오른쪽으로 가는 것을 볼 수 있는데, 이것은, X축과 Y축에서 보여지는 Ic,Vce 값이 달라지기 때문이다. 여기서 구한 부하선은 이론값을 통해 그려졌으며 계산값과 큰 차이는 없다.
7.결론
이번 실험은 직접적인 회로구성이 없었고, 계산값, 이론값으로만 이루어져서, 큰 어려움없이, 오차없이 진행되었다. 그 전에 사용하던 시뮬레이션 프로그램이 바뀌면서, 다른점을 접하게 되었으며, 약간은 달라진 방법이었지만, 사용함에 있어서는 멀티심이 다루기에 쉬운편이 었다고 생각된다. 그리고 직접적으로 회로구성은 없었지만, 시뮬레이션을 통해 회로를 구성하는 것으로도 충분히, 도움이 된다고 생각한다. 또한 이번실험은 이론값을 직접 계산하고 비교하면서, 결과 값만 도출해서 적는 것이 아니라, 중간과정을 직접 보면서 배우는 바가 많았다고 느껴진다.
  • 가격3,360
  • 페이지수4페이지
  • 등록일2013.04.30
  • 저작시기2012.10
  • 파일형식한글(hwp)
  • 자료번호#842190
본 자료는 최근 2주간 다운받은 회원이 없습니다.
청소해
다운로드 장바구니