[디지털회로설계] Chip Fabrication Process

소개글

[디지털회로설계] Chip Fabrication Process에 대한 보고서 자료입니다.

목차

반도체 공정과정

1. 산화

2. 확산

3. 이온주입

4. 리소그래피

5. 박막증착

6. 에피택시

본문내용

낮은 온도(80℃ ~100℃)에서 짧은 미리구움이 용제를 레지스트 밖으로 몰아내고 표면점착을 증가시키기 위해 수행된다. 강화된 포토레지스트는 사진의 감광 유제와 유사하다.
다음 과정은 그림 4.11(b)처럼 자외선을 이용하여 마스크를 통해 레지스트를 노출시키는 것이다. 여기서 마스크는 조심스럽게 준비된 SiO2 박막의 모양이 될 복사본을 포함하는 유리 또는 석영 사진판이다. 마스크 위의 유제 안에서 어두워진 부분은 자외선이 차단된다. 빛에 노출된 포토레지스트의 부분은 사용된 레지스트의 형태에 따라 변하는 화학적인 반응을 겪게 된다. 음의 레지스트에서 빛이 가해지는 영역은 중합되고 제거되기가 더 어려워진다. 현상액에 놓일 때 중합영역은 남게 되고 반면에 노출되지 않은 영역은 용해되고 씻겨서 없어져버린다. 현상 이후에 전체 결과는 그림 4.11(c)의 오른쪽에 있다. 양의 레지스트는 알칼리성 현상액에서 레지스트의 용해도를 극적으로 낮추는 많은 양의 감광제를 포함하고 있다. 이 감광제는 그림 4.11(c)의 오른쪽에 보인 것처럼 빛에 노출된 영역을 선택적으로 제거하도록 할 때 파괴된다. 정보적인 측면에서 음의 레지스트는 초기 IC 공정에서 널리 쓰였다. 양의 레지스트는 더 나은 작은 기하학적 조절이 가능하므로 현재 주요한 형태로 쓰이고 있다.
마지막 과정에는 SiO2 박막으로 패터닝되는 것이 포함된다. 다음으로 계속된 노출과 develop으로 포토레지스트는 웨이퍼의 점착성 증가와 차후의 에칭에서 저항의 증가를 위해 120℃~180℃에서 20~30분 동안 가열하게 된다. SiO2의 경우 완충된 산인 HF의 에칭은 밑에 놓여 있는 박막의 보호되지 않은 부분을 용해하기 위해서 쓰인다. 마지막으로 작업을 마친 포토레지스트는 벗겨진다. 이것은 asher라고 부르는 산소 플라스마체계에서의 레지스트를 산화시키는 것에 의하여 레지스트를 부풀리거나 들어올리는 화학적작용에 의해서 이루어진다. 방금 설명된 자외선이 기초가 된 리소그래피과정은 현대소자가 더욱 소형화 되면서 한계에 다다랐다. 더 짧은 파장의 자외선소스와 특별한 보충기술은 작은영역의 한계를 확장시켜왔고 X-ray를 이용하는 리소그래피가 곧 상용화 될 것이라 본다.
5. 박막증착
바깥으로 소자구조를 연결시키기 위해서는 금속층의 증착과 패터닝이 요구된다. 사실 복잡한 IC는 전기적으로 고립된 3개 때로는 4개의 금속화된 층을 가지고 있다. 금속층의 전기적인 고립은 다음으로 중대하는 유전층의 점착이 요구된다. 박막은 물질의 상호확산을 막고 오염으로부터 회로나 소자를 보호하기 위해 증착된다. 증착을 위한 사용방법에서 요구되는 박막은 다음에 재검토 된다.
이베포레이션
이베포레이션은 박막증착의 오래되고 좀 더 직접적인 방법 중의 하나이다. 증발된 물질은 진공챔버안에서 저항가열 소스홀더 위나안에 놓여지게 된다. 예를 들어 Al을 이베포레이션하기 위해서 작은 Al 선은 텅스텐필라멘트나 보트 위에 놓여진다. 박막이 증착되는 기판은 소스를 직면하는 챔버 안에서 위치가 정해진다. 그 다음에 챔버는 진공이 되고 홀더에 전원이 공급되고 소스는 증발하게 된다. 줄어진 압력 때문에 소스물질은 방해받지 않고 기판으로 이동하고 박막으로써 증착된다.
일반적으로 말하자면 뜨거운 필라멘트 이베포레이션은 꽤 높은 수준의 오염이 되기 쉽다. 전자빔 이베포레이션 전자광에 의해 가열된 소스에서의 여러 가지 과정은 오염을 제거하지만 소자를 약화시키는 x-ray를 생성하나. 결과적으로 이베포레이션은 언급된 문제점들이 별로 문제가 안 될 경우 간단한 소자를 만드는 데 널리 쓰이기는 하지만 현대 IC의 생산라인공정에서는 좀처럼 쓰이지 않는다.
스퍼터링
증발처럼 스퍼터링은 진공챔버에서 행해진다. 소스물질과 기판은 그림 4.13에 나와 있는 것처럼 고전압전원에 연결된 반대편의 평행판 위에 놓이게 된다.
증착이 되는 과정은 먼저 챔버를 진공으로 만든 다음 낮은 압력의 스퍼터링 기체 보통 Ar을 챔버 내로 흘려준다. 전극에 전압을 가해주게 되면 Ar 기체를 이온화하게 되고 플레이트간에 플라즈마를 발생시키게 된다. 소스물질로 덮여있는 플레이트는 기판에 비해 음전위로 유지되므로 Ar+이온은 소스물질이 덮여 있는 플레이트로 가속되게 된다. Ar+이온의 충격으로 소스원자와 분자들은 플레이트로부터 방출되게 된다. 방출된 원자와 분자는 중성화하기 위하여 요구되는 박막을 증착시킬 기판을 향해 날아가게 된다. 금속증착에는 직류전원이 필요할 것이고 절연체를 증착시키는 경우에는 교류전원이 필요할 것이다. 화합물을 스퍼터링 할 때 박막의 화학양론을 맞추기 위하여 구성물질 중 하나를 기체화하여 도입하는 것이 필요하기도 하다. 적당한 생산량의 낮은 온도, 낮은 오염도를 가진 박막을 만들기 위해 스퍼터링은 Al과 그 밖의 금속을 증착하는 주요한 경제적 수단이 되었다.
화학기상증착법
화학기상증착법에서는 하나 혹은 그 이상의 기체종류들로부터 박막을 증착한다. 화합물이 박막형성을 위해 분해되기도 하고 기체상태의 원소들이 반응하여 박막을 만들기도 한다. CVD반응은 항상 표면에 제한되며 기체흐름에 노출된 웨이퍼의 표면에서 주로 발생한다. CVD반응기는 여러 가지 모양과 구조를 가지고 있다. CVD프로세서는 보통 마스크와 복잡한 IC의 금속간 유전체박막을 만드는데 사용되어왔다. 과도하게 도핑될 경우 준금속적인 성질을 지니는 다결정질 Si도 증착된다.
6. 에피택시
에피택시는 특별한 종류의 박막증착법이다. 앞서 설명한 증착법은 비정질이나 다결정체박막을 형성하는 반면 에피택시는 반도체격자와 같은 결정질층을 형성한다. 에피택시라는 말은 ‘~위에 증착된’이라는 두 그리스 단어로부터 유래되었다. 보통 SiCl4 또는 실리콘화합물의 기상증착에 의하여 CVD에서와 비슷한 반응기에서 형성되는 부가적인 Si는 이미 존재하는 결정의 격자모양을 따라 성장한다. 구조적으로 기판과 구분되도록 한 에피층의 도핑은 증착중 PH3, B2H6 또는 AsH3와 같은 도펀트를 포함하는 기체를 도입하여 조절한다.
◎참고문헌 및 자료 출처
- Robert F. Pierret, 박창엽 역, 반도체소자공학, 교보문고, 초판, 1997, pp.149-164

키워드

전자공학실험,   반도체 공정과정,   Chip Fabrication Process,   리소그래피,   에피택시,   산화,   확산,   이온주입,   박막증착,   디지털회로설계