논리회로실험 Basic Gates 예비

소개글

논리회로실험 Basic Gates 예비에 대한 보고서 자료입니다.

목차

없음

본문내용

(~(~(~A~B))(~(AB))))
즉 ~A와 ~B의 NAND연산과 A와 B의 NAND연산을 NAND연산으로 한 다음 NOT 연 산으로 처리했다고 볼 수 있다. ~A를 얻는 방법은 NAND의 입력단자 둘을 모두 A단자에 연결시키면 된다. ~B도 같은 방법으로 얻는다. 마지막은 NOT연산이지만 출력단을 다른 NAND gate의 입력단 두 개 모두에 연결함으로써 얻을 수 있다.
※ NAND gate의 입력단 두 개 모두를 같은 단에 연결하면 NOT gate를 얻을 수 있다.
2-INPUT XOR gate를 NAND gate로 구성한 그림
A
B
X
5) Open-collector type의 IC에 대해 설명하고 pull-up 저항에 대해 알아보라.
※ Pull up & Pull down
신호가 없는 입력 단자에 + 쪽으로 저항을 연결해 놓은 것을 Pull up 저항, - 로 연결해 놓은 것을 Pull down 저항이라고 합니다. Pull Up 저항이라는 것은 저항양단 중 한 단자는 +전압과 물려 있고, 나머지 단자는 입력에 쓰인다. 이것은 보통 입력단에 무신호시의 노이즈나 오동작을 방지하기 위해서 안정 상태로 유지하기 위함입니다.
※ Open-collector type
트랜지스터와 트랜지스터를 연결하여 만드는 TTL에서 개방 콜렉터 (OC : open collector)를 사용할 때, 이들을 묶으면 특정 논리를 수행하는 기능으로 사용할 수 있게 한다.
TTL의 2입력 NAND 게이트를 결선하면 와이어드 AND가 되지 않는다. 토템 폴(totem-pole) TR는 포화되었을 때에 이미터 플로어(emitter follo -wer)로 동작하여 출력을 높은 전압으로 끌어올리므로 스위칭 속도가 개선된다. 그러나 토템 폴 TR를 사용하지 않고 컬렉터를 개방하여 오픈 컬렉터(open collector) 출력을 사용하는 TTL이 있는데, 이들에 의한 결선을 와이어드(wired) AND 결선이라고 한다.
이것은 외부에서 풀업(pull-up) 저항을 연결하지 않으면 정상적인 동작을 하지 못한다.
풀업 저항은 보통 7400계열 TR에서 수백 혹은 수천[Ω]이므로 출력이 높아지기까지는 시간이 지연된다. 이것이 오픈 컬렉터의 큰 단점이지만 이것을 사용하는 이유는 이들 NAND 게이트 출력을 서로 연결하여 하나의 풀업 저항에 연결하면 AND 게이트를 사용하지 않고도 AND게이트를 사용한 것과 같은 효과를 얻을 수 있기 때문이다.

키워드

논리회로실험 Basic Gates 예비,   AND gate,   NOT gate (inverter)