[기초회로실험] (예비 + 결과) - 부울대수(Boolen algebra)의 정리

소개글

[기초회로실험] (예비 + 결과) - 부울대수(Boolen algebra)의 정리에 대한 보고서 자료입니다.

목차

부울대수의 정리



예비 보고서

1. 실험 목적

2. 기본 이론

3. 실험 방법

4. 실험 기기

5. 참고 문헌



결과 보고서

1. 결과값

2. 고찰

3. 문제

본문내용

에 +5[V] 전원을 연결하고, 7번 핀은 접지(0[V])를 한다.
③ 그림 1-1과 그림 1-2를 참조하여 소자를 그림 2-5과 같이 각 소자의 입력단자와 출력 단자를 단선으로 결선한다.
④ 전원을 ON하고 표 2-3에 주어진대로 각 입력단자에 0[V] (또는 논리 0 레벨)와 5[V] (또는 논리 1 레벨)를 인가한 후, 오실로스코프 (또는 멀티메타)를 사용하여 출력단자의 출력신호를 측정하여 표 2-3에 기록한다.
⑤ 표 2-3의 입력에 따른 출력신호의 형태를 그림 2-6의 타이밍도에 나타낸다.
그림 2-9 OR-AND과 AND-OR 게이트 실험회로
4. 실험 기기
구 분
명 칭
비 고
실험 및 계측장비
논리회로실험장치(logic lab unit)
오실로스코프
20[MHz]이상,
2채널용
멀티미터
브레드보드
실험장치가
없을 경우 :
LED, 토글 스위치 필요
직류전원 공급장치
브레드보드 사용시 필요
소 자
AND 게이트
1개
7408 (Quad 2-input)
OR 게이트
1개
7432 (Quad 2-input)
기타재료 및 도구
리퍼, 롱노즈, 배선, 스트리퍼 등
`
5. 참고 문헌
(1) 인하대 e-class 정보통신기초설계/실습1 강의자료실 실험8. 부울대수의 정리
(2) 디지털 논리설계 3rd Edition.최종필 외 6명. McGraw-HillKorea.P76~77
(3) 네이버 지식사전, 불대수(Boolean Algebra)
결과 보고서
1. 결과값
(1) AND-OR, OR-AND
1) 진리표
A
B
C
X
Y
0
0
0
155mV
152.3mV
0
0
1
154mV
153.2mV
0
1
0
153.2mV
154mV
0
1
1
152.8mV
155mV
1
0
0
154mV
155mV
1
0
1
4.39V
4.38V
1
1
0
4.39V
4.39V
1
1
1
4.37V
4.38V
2) 타이밍도
(2) OR-AND, AND-OR
1) 진리표
A
B
C
X
Y
0
0
0
154mV
153.8mV
0
0
1
154mV
153.2mV
0
1
0
152.3mV
154mV
0
1
1
4.38V
4.37V
1
0
0
4.39V
4.38V
1
0
1
4.38V
4.38V
1
1
0
4.38V
4.39V
1
1
1
4.39V
4.39V
2) 타이밍도
2. 고찰
부울대수의 기본적인 정리들을 확인해 보기 위해 브레드보드(Bread board)위에 AND, OR 게이트를 가지고 회로를 구성하였다. 그리고 A, B, C의 입력을 0과 1로 변화를 주면서 멀티미터로 출력 전압을 측정하여 게이트들간의 관계를 확인하였다. 원래 결과값이 0V와 5V만 나와야 하지만 결과값은 0.1549~0.63V 정도의 오차가 발생하였다. 비록 오차가 발생했지만 값이 작아 부울대수의 정리를 확인해 보는데는 무리가 없었다.
오차가 난 이유는 다음의 몇 가지 경우가 있다.
첫 번째는 회로의 전압이 완전히 0V가 되지 않아 발생한 오차이다. 그리고 두 번째로는 기기들과 회로의 정확하지 못했던 접촉 때문에 발생한 오차이다. 실험을 하면서 멀티미터로 값을 측정할 때 같은 회로임에도 불구하고 측정할 때마다 값이 계속 바뀌는 것을 볼 수 있다. 이는 기기와 회로의 정확하지 못한 접촉 때문이라 생각된다. 마지막으로 기기들의 내부저항이다. 즉, DC Power Supply의 내부저항과 멀티미터의 내부저항 그리고 전선 자체의 내부저항이다. 실험을 통해서도 알 수 있듯이 5V의 전압을 걸어주어도 멀티미터에서는 그보다 약간 큰 수치의 전압이 흐른다는 것을 알 수 있는데 이것은 DC Power Supply에 있는 내부 저항의 영향을 받는다는 것으로 생각 할 수 있다. 또 우리가 만든 전선에도 작은 수치이긴 하지만 저항을 가지고 있으므로 이러한 원인도 오차의 발생요인이라고 생각할 수 있다.
오차를 줄이기 위해서는 기기들의 내부저항을 최소화 시켜야 하며, 기기와 회로의 정확한 접촉을 위해 노력해야 할 것이다. 또한 계산과정에서 계산을 편하게 하기 위해 측정값들을 소수 두 번째 자리에서 반올림 하는데 숫자를 길게 하여 오차를 줄여야 할 것이다.
이번 실험을 통해 논리 회로를 간단하게 재구성 할 수 있는 부울대수의 정리에 대해 알 수 있었다.
3. 문제
(1) 실험 1의 AND-AND 게이트와 OR-OR 게이트 회로의 실험결과 진리표와 일치하는지 확인하고, 논리식으로 정리하여라.
A B C
X
Y
0 0 0
0
0
0 0 1
0
1
0 1 0
0
1
0 1 1
0
1
1 0 0
0
1
1 0 1
0
1
1 1 0
0
1
1 1 1
1
1
AND-AND GATE OR-OR GATE
(2) 실험 2의 AND-OR 게이트와 OR-AND 게이트 회로의 실험결과 진리표와 일치하는지 확인하고, 논리식으로 정리하여라.
A B C
X
0 0 0
0
0 0 1
0
0 1 0
0
0 1 1
0
1 0 0
0
1 0 1
1
1 1 0
1
1 1 1
1
AND-OR GATE OR-AND GATE
(3) 실험 3의 OR-AND 게이트와 OR-AND 게이트 회로의 실험결과 진리표와 일치하는지 확인하고, 논리식으로 정리하여라.
A B C
X
0 0 0
0
0 0 1
0
0 1 0
0
0 1 1
1
1 0 0
1
1 0 1
1
1 1 0
1
1 1 1
1
OR-AND GATE AND-OR GATE
(4) 다음 논리식을 증명하여 보고, 논리회로로 나타내어라.
A + AB = A + B
A+AB = A+B =A(1+B) = A
≠A+B
A+AB A+B
(5) Y=A’B+A’B’+A를 부울대수 공식을 이용하여 간략화 시키시오. 그리고 각각에 대하여 논리회로로 구성하여라.
Y = A’B + A’B’+ A = A’(B+B’)+A = A’+A = 1
(6) 논리식 ABC의 부정은?
A’+B’+C’
(7) 다음의 설명에서 틀린 것은? (①)
① NOR 게이트로만 회로를 구성하는 것은 불가능하다.
② OR 연산은 절대로 자리올림이 발생하지 않는다.
③ XOR은 AND, OR, NOT 게이트의 조합논리이다.
④ XNOR은 XOR의 보수를 구할 수 있다.
(∵ 왜냐하면 카르노 맵으로 표현 가능한 모든 논리회로는 NOR이나 NAND 만으로 표현 가능하기 때문이다. )

키워드

부울대수,   기초회로실험,   실험예비,   실험결과,   Boolen algebra,   불 대수,   회로,   논리회로,   부울대수의 정리