[전기전자 회로 실험] 테브난의 정리(Thvenin`s Theorem) : 선형 저항성 회로망을 테브낭의 등가회로로 변환 & 여러 가지 부하저항의 효과를 비교함으로써 테브낭의 등가회로 확인

소개글

[전기전자 회로 실험] 테브난의 정리(Thvenin`s Theorem) : 선형 저항성 회로망을 테브낭의 등가회로로 변환 & 여러 가지 부하저항의 효과를 비교함으로써 테브낭의 등가회로 확인에 대한 보고서 자료입니다.

목차

1. 실험제목

2. 실험목적

3. 관련이론

4. 결선도

5. 실험기기 및 재료

6. 실험방법

7. 실험결과

8. 검토 및 고찰

본문내용

형 소자들로만 이루어진 회로로 저항의 변화가 없을 때 전압과 전류가 서로 비례 하는 회로를 말한다. 테브난 정리의 경우 원래의 회로를 전압원과 합성저항으로 간단하게 등가회로 를 구성하는데 회로가 선형회로이어야 원래 회로의 합성저항이 바뀌지 않고 등가 회로의 합성저항과 같게 된다. 그러므로 테브난 정리는 선형 회로에서만 성립한다.
2) 부하 연결시 회로에서 달라지는 점이 있는가? 있다면 어떤 점이 어떻게, 왜 달라지는가?
--> 등가 회로의 와 는 값이 변하지 않으나 부하 연결시 연결하는 부하의 저항값에 따라 총 저항값과 부하에 흐르는 전류값이 바뀌게 된다.
3) 직류회로에서 부하전류를 구할 때, 테브닌 정리를 사용할 때 장점은 무엇인가?
4) 직류회로에서 부하전류를 구할 때 테브닌 정리를 사용함으로써 복잡한 회로를 간단한 등가회로로 간 략화 시킬 수 있다. 회로를 간략화 시킴으로서 회로의 전류값을 구할 때 복잡한 회로에서보다 훨씬 수월하게 전류값을 구할 수 있다.
바. 결론
1) 실험을 통해 부하를 제외한 복잡한 회로부분을 전압원1개 와 전압원에 직렬로 연결된 1개의 저항으 로 간단히 표현하는 방법을 알아보는 실험 이었다. 실험을한 결과 실험 A에서 구한 저항 및 전압과 B 에서 구한 저항 및 전압이 같았는데 이는 A실험에서 측정한 와 가 B실험에서도 같은 값이 나 왔다. 이를 보면 알 수 있듯이 만약 테브난 등가 회로를 사용하지 않는다면 단자 A-B에 다른 회로가 결합 될때마다 매번 계산을 해야 하지만 테브난 등가 회로를 한번 구성해 놓으면 여러 번 계산해야하 는 번거로움이 없어진다는 것을 알았다.

키워드

테브난,   테브난의정리,   선형 저항성 회로망,   테브낭의 등가회로,   테브낭,   등가회로,   회로,   테브난의 정리