|
(공주대학교 디지털 가상실험실)
6)http://princess.kongju.ac.kr/DigitalMain/dvlec/textbook/chap06/digital06_frame.htm
(가산기, 감산기에 대한 전반적 이론과 소자들의 데이터시트 자료)
3. Datasheet 1.실험 제목
2.실험 목적
3.실험 이론
4.결과 예상치
|
|
|
2) 감산증폭기
감산증폭기.
Vo=-Vin1+Vin2
R1=R2=R3=R4=10kΩ
6. 고찰
이번 실험은 10장의 실험과 상당히 유사했다. 10장의 실험에서 약간 더 추가되어서 더욱 어려웠던 실험이었다. 기계공학실험의 실험 중에 가장 어렵고 시간이 오래 걸렸던 실험이었
|
|
|
수 있는 완전한 가산기를 만들려면 그 자리보다 낮은 자리에서 발생하는 자리올림수를 받아들일 수 있는 입력요소가 추가 되어야하고, 또한 자리 올림수를 발생시킬 수 있어야 한다. 반감산기는 2개의 한자리 2진수 A,B를 감산할 경우의 논리
|
|
|
감산기와 가산기를 구하는 회로
예측 : SUB입력이 0일 때와 1일 때가 달라진다. 0일 때는 가산기, 1일 때는 감산기다. 입력 A4,A3,A2,A1과 B4,B3,B2,B1을 입력하면 가산기일 때는(SUB가 0일 때) 2진수를 더해준다. 거기서 올림이 발생하면 C4 LED가 켜진다.
|
|
|
감산기(Adder & Subtracter)
실습 날짜 : 10월 4일
목적 : 4비트의 가감산기를 이해하고 회로도를 설계하여 그 기능과 수행과정을 익힌다.
회로도
＿고찰
4비트 가감산기의 설계는 위 회로도와 같이 설계가 가능하다.
4비트 가감산기의 진리표
제어입
|
|
 |
감산특례를 폐지하는 대안을 활용할 필요가 있을 것이다. 물론 이 경우 열악한 지방재정이 더욱 열악해 질 수 있으나 이러한 문제는 기준가액의 인상 등으로 해소할 수 있을 것이다.
다음으로는 이러한 방법도 어려울 경우 현행 건물과표 산
|
|
|
근본적인 해법은 구조조정이다. 경기 호황 때 과잉 투자된 산업들을 중심으로 구조조정 압박은 상당기간 지속될 수밖에 없다. 기업들 나름대로 감산과 감원 등을 통해 노력하고 있지만 한계가 있을 수밖에 없다. IMF때처럼 기업의 연쇄부도 사
|
|
메뉴펼치기
