|
반가산기(half adder)를 이용하여 전가산기(full adder)를 만들고 이때 만들어진 전가산기 2개를 이용하여 2digit adder를 설계할 수 있다. 또한 이 때 2 digit adder에 EXORgate를 적용하여 입력에 변화를 주면, 간단한 조작을 통해 가산기에서 감산기로 감산
|
|
|
반가산기와 마찬가지로 수식을 어떻게 정리하는냐에 따라 회로가 여러 가지로 구성이 된다.
표 3-5에서 간략화 된 전가산기를 gate를 사용하여 그림 3-2에 그려라.
※ 이 과정에서 부울대수식을 보면 S의경우는 큰 문제가 없다. 하지만 의 경우 K-
|
|
|
반가산기, 감산기, 디코더 , 카운터
가산기
반가산기를 이용하여 전가산기를 구성
parallel 2bit binary adder
감산기
7486, 7400 을 이용하여 반감산기를 구성
전감산기를 구성
디코더
2단 2진 카운터
3진 카운터
10진 디코더를 갖춘 BCD 카운터 (
|
|
|
서 다음 식과 같이 구할 수 있습니다.
Cn = A B + B C + A C
= A B + C ( B + A )
= A B + C (A B)
6)회로도
두 개의 반가산기가 사용되고 있음을 알 수 알 수 있습니다. 그러므로 두 개의 반가산기와 자리올림을 OR 게이트로 결합 표현하기도 합니다.
|
|
|
림 4-19 반가산기를 이용한 전가산기
(3) 반감산기
반감산기 (HS : half subtracter) : 한 자리인 2진수를 뺄셈하여 차(difference)와빌림수(borrow)를 구하는 회로입니다.
한 자리의 2진수를뺄셈하는 형태를 네 가지 조합이 발생하며, 그 결과는 다음과 같
|
|
메뉴펼치기
